议转换，完成龙芯处理器到以太网接口的数据交互；
[0054]-所述SATA接口模块，用于实现SATA到HT总线的协议转换，完成龙芯处理器到SATA接口的数据交互；
[0055]-所述AFD)(接口模块，用于实现AFDX到HT总线的协议转换，完成龙芯处理器到AFDX接口的数据交互；
[0056]-所述其他类型接口模块，用于实现某种接口协议的模块。
[0057]-所述算法模块，用于实现某种算法，完成数据变换。
[0058]具体地，多路读龙芯内存数据通道为FPGA内部的DMA提供读取龙芯内存接口，多路写龙芯内存数据通道为FPGA内部DMA提供更改龙芯内存接口，寄存器配置总线为CPU软件(龙芯处理器)提供读写FPGA内部寄存器接口。
[0059]所述连接器包括:VPX连接器、CPCI连接器或者COME连接器中的任一种或几种。
[0060]具体地，FPGA内部逻辑实现两路以太网接口模块，外部连接以太网PHY芯片，内部与HT总线控制器互连，完成以太网到HT的协议转换。模块内实现了以太网MAC层和多通道DMA功能逻辑，前者实现以太网MAC层协议，后者完成CPU(龙芯处理器)到以太网接口的数据交互。
[0061 ] 具体地，FPGA内部逻辑实现Rapid1接口模块，该模块连接FPGA内部2路4x GTX硬核，同时与HT总线控制器互连，完成了Rapid1到HT的协议转换，在该模块内实现了Rapid1控制器和多通道DMA，前者实现Rapid1协议，后者完成CPU(龙芯处理器)到Rapid1接口的数据交互。
[0062]具体地，只要硬件逻辑设计满足内部使用的统一接口标准就可以和HT控制器互连;更进一步地，上述多个接口模块的数量可变、可定制可裁剪。
[0063 ] 所述算法加速包括:处理器内存数据通过FPGA逻辑，运算后，返回处理器内存或发往接口模块；或者接口模块数据通过FPGA逻辑，运算后，发往处理器内存或另一个接口模块。
[0064]根据本发明提供的基于龙芯的FPGA嵌入式计算机的配置方法，包括如下步骤:
[0065]步骤1:将龙芯处理器作为核心处理器，并在该处理器的两个内存通道挂载内存；
[0066]步骤2:采用现场可编程门阵列FPGA模块实现对HT总线的控制，并通过HT总线与龙芯处理器互连；
[0067]步骤3:在现场可编程门阵列FPGA模块中设置中断控制器，监控中断寄存器的状态，发送中断请求并提供相应的中断号；
[0068]步骤4:为HT总线的多通道的DMA接口配置接口模块，所述接口模块包括:以太网接口模块、Flash接口模块、Rapid1接口模块、Memory DMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种。
[0069]所述步骤2中的现场可编程门阵列FPGA模块采用硬件描述语言或网表实现，并通过FPGA工具编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载，从而实现接口扩展及算法加速。
[0070]所述步骤4中的以太网接口模块包含两路，一路通过SerDes接口对外互连，一路通过MDI接口对外互连，且该以太网接口模块支持多种以太网传输协议，包括:TCP协议和UDP协议。
[0071]所述步骤4中的Rapid1接口模块支持多种消息类型，包括:配置读写、NREAD、NWRITE,MESSAGE,DOORBELL。具体地，FPGA内部还可以添加其他接口 IP，只要硬件逻辑设计时满足内部使用的统一接口标准。龙芯处理器的两路串口以及FPGA实现的以太网、Rap i d 1等协议的物理接口通过VPX接口对外互连。
[0072]具体地，龙芯处理器搭载Reworks嵌入式实时操作系统，通过图形化开发工具Rede可以完成各项软件功能的开发与编译。Reworks嵌入式操作系统可通过以太网和Flash两种方式加载到龙芯处理器。
[0073]本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的部分模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构;也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
[0074]以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
【主权项】
1.一种基于龙芯的FPGA嵌入式计算机，其特征在于，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯子系统内的龙芯处理器互连;其中，所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速。2.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述龙芯子系统包括:龙芯处理器、若干内存。3.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述现场可编程门阵列FPGA模块包括:HT总线控制模块、中断控制模块、各种接口模块，所述HT总线控制模块用于实现龙芯处理器对各个接口模块的配置以及接口模块对龙芯内存的读写操作;所述中断控制模块用于完成对所述各个接口模块内的中断寄存器的读写操作，向处理器发送中断请求并提供相应的中断号;所述接口模块用于实现与外部数据的交互。4.根据权利要求3所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述HT总线控制模块包括HT的软核和多通道的DMA接口，该DMA接口包含读龙芯内存数据通道、写龙芯内存数据通道和寄存器配置总线。5.根据权利要求3所述的基于龙芯的FPGA嵌入式计算机，其特征在于，接口模块包括以太网接口模块、FI a sh接口模块、Rap i d 1接口模块、Memory DMA控制模块、FC接口模块、SATA接口模块、ΑΠ))(接口模块、其他类型接口模块、算法模块中的一种或者任几种;所述接口模块与HT总线控制模块中的多通道的DMA接口连接;其中 -所述以太网接口模块，用于实现以太网到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互； -所述Flash接口模块，用于实现多片Flash芯片的并行操作，完成龙芯处理器到Flash的数据交互； -所述Rapid1接口模块，用于实现Rapid1到HT总线的协议转换，完成龙芯处理器到Rap id1接口的数据交互； -所述Memory DMA控制模块与HT总线控制器互连，实现数据从处理器内存中的一个存储空间到另一个存储空间的DMA搬移； -所述FC接口模块，用于实现FC到HT总线的协议转换，完成龙芯处理器到以太网接口的数据交互； -所述SATA接口模块，用于实现SATA到HT总线的协议转换，完成龙芯处理器到SATA接口的数据交互； -所述AFD对妾口模块，用于实现AFDX到HT总线的协议转换，完成龙芯处理器到AFD对妾口的数据交互； -所述其他类型接口模块，用于实现某种接口协议的模块； -所述算法模块，用于实现某种算法，完成数据变换。6.根据权利要求1所述的基于龙芯的FPGA嵌入式计算机，其特征在于，所述算法加速包括:处理器内存数据通过FPGA逻辑，运算后，返回处理器内存或发往接口模块;或者接口模块数据通过FPGA逻辑，运算后，发往处理器内存或另一个接口模块。7.一种基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，包括如下步骤: 步骤1:将龙芯处理器作为核心处理器，并在该处理器的两个内存通道挂载内存； 步骤2:采用现场可编程门阵列FPGA模块实现对HT总线的控制，并通过HT总线与龙芯处理器互连； 步骤3:在现场可编程门阵列FPGA模块中设置中断控制器，监控中断寄存器的状态，发送中断请求并提供相应的中断号； 步骤4:为HT总线的多通道的DMA接口配置接口模块，所述接口模块包括:以太网接口模块、FI ash接口模块、Rap i d 1接口模块、Memory DMA控制模块、FC接口模块、SATA接口模块、AFDX接口模块、其他类型接口模块、算法模块中的一种或者任几种。8.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤2中的现场可编程门阵列FPGA模块采用硬件描述语言或网表实现，并通过FPGA工具编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载，从而实现接口扩展及算法加速。9.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤4中的以太网接口模块包含两路，一路通过SerDes接口对外互连，一路通过MDI接口对外互连，且该以太网接口模块支持多种以太网传输协议，包括:TCP协议和UDP协议。10.根据权利要求7所述的基于龙芯的FPGA嵌入式计算机的配置方法，其特征在于，所述步骤4中的Rap i d 1接口模块支持多种消息类型，包括:配置读写、NREAD、NffRITE、MESSAGE、DOORBELL。
【专利摘要】本发明提供了一种基于龙芯的FPGA嵌入式计算机，包括龙芯子系统、现场可编程门阵列FPGA模块、HT总线，所述现场可编程门阵列FPGA模块通过HT总线与龙芯处理器互连；其中所述现场可编程门阵列FPGA模块用于实现接口扩展及算法加速，且所述现场可编程门阵列FPGA模块的扩展接口能够裁剪或者定制。本发明还提供了基于龙芯的FPGA嵌入式计算机的配置方法。本发明采用FPGA模块代替南北桥，在同一块硬件板卡上根据不同需求实现不同种类的接口功能，使备板数量大为减少，同时启动速度更快，此外FPGA模块中能够实现算法可重构，对需求算法进行硬件加速。
【IPC分类】G06F13/38
【公开号】CN105446920
【申请号】CN201510895107
【发明人】俞则人, 马克杰, 陈静
【申请人】中国电子科技集团公司第三十二研究所
【公开日】2016年3月30日
【申请日】2015年12月7日