存器中，中断无效的则将对应标志位值清零，当出现有效中断时，即模拟寄存器中出现中断的标志位为I时，FPGA单元输出一个中断INT#给CPU，然后CPU通过总线查询FPGA单元的模拟寄存器所记录的数据，从而直接判断是哪一路FXS接口中断，就可对中断的FXS接口进行中断具体查询，而不需要花时间去轮询，从而大大降低CPU的效率，且CPU不直接与SLIC连接，而是直接连接一个FPGA单元，通过PFGA单元连接SLIC芯片并集中获取FXS接口中断，减少了 CPU引脚数量的需求。
[0040]如图2和图3所示，一种基于FPGA的中断聚合方法，需提供一带有中断检测单元和模拟寄存器的FPGA单元，所述方法包括如下步骤:
[0041 ] 步骤1、所述FPGA单元分别与一 CPU以及复数个管理FXS接口的SLIC芯片连接，所述FPGA单元通过总线与CPU连接，所述总线由片选CS#、写使能WE#、读使能RE#、地址ADD、数据DATA以及中断INT#组成；
[0042]步骤2、所述中断检测单元根据配置中的中断检测参数每间隔时间检测来自SLIC的中断是否有效，若是，则将所述中断对应的标志位的值置为I并写入模拟寄存器中，否则，清零所述模拟寄存器中该中断对应的标志位;所述中断检测参数为FPGA单元配置中预先设置好的参数，并可以通过CHJ传来的参数进行修改，当需要修改中断检测参数时，可通过CPU将参数传给FPGA单元进行修改，否则直接使用预先设置好的参数，从而有效控制检测，所述中断检测参数包括检测中断时长(比如1ms)和中断电位有效值(比如设置低电平为有效中断电位)；在判断中断是否有效之前中断检测单元还进行中断防抖过滤，从而避免中断误判，提尚中断判断的准确性；
[0043]步骤3、所述FPGA单元判断模拟寄存器中是否存在非零的标志位，若是，贝Ij向所述(PU输出中断信号，进入步骤4;否则，跳转至步骤2;
[0044]步骤4、所述CPU接收到中断信号后从FPGA单元中的模拟寄存器中获取所有非零的标志位，并根据所述标志位做相应处理。
[0045]本发明通过一带有中断检测单元和模拟寄存器的FPGA单元连接CPU与SLIC芯片，对中断进行检测与记录，不需要占用CHJ太多的引脚，有效降低CPU资源耗损;FPGA属于硬件语言，速率快，同时通过集中检测和集中配置，集中传递信息，实现中断聚合作用，CPU不需要对中断进行逐个轮询，就可直接获取中断信息，降低了FXS数量多时CPU逐个轮询所耗费的时间，大大提高响应速率;在FPGA单元内部设置模拟寄存器，可以简单有效地与CPU通信，达到中断聚合的效果;FPGA单元对中断信号进行滤除筛选，可以有效避免中断误判，提高中断响应效率。
[0046]虽然以上描述了本发明的【具体实施方式】，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
【主权项】
1.一种基于FPGA的中断聚合装置，其特征在于:包括FPGA单元，所述FPGA单元分别与一(PU以及复数个管理FXS接口的SLIC芯片连接； 所述FPGA单元包括一中断检测单元和一模拟寄存器； 所述中断检测单元用于根据配置中的中断检测参数每间隔时间检测来自SLIC芯片的中断是否有效，若是，则将所述中断对应的标志位的值置为I并写入模拟寄存器中，否则，清零所述模拟寄存器中该中断对应的标志位； 所述模拟寄存器用于存储所述SLIC芯片的中断标志位； 所述FPGA单元还用于接收来自SLIC芯片的中断以及用于在模拟寄存器中存在非零的标志位时向CPU输出中断信号。2.根据权利要求1所述的一种基于FPGA的中断聚合装置，其特征在于:所述中断检测单元还用于中断防抖过滤。3.根据权利要求1所述的一种基于FPGA的中断聚合装置，其特征在于:所述中断检测参数为FPGA单元配置中预先设置好的参数，并通过CPU传来的参数进行修改。4.根据权利要求2所述的一种基于FPGA的中断聚合装置，其特征在于:所述中断检测参数包括检测中断时长和中断电位有效值。5.根据权利要求1所述的一种基于FPGA的中断聚合装置，其特征在于:所述FPGA单元通过总线与CPU连接，所述总线由片选CS#、写使能WE#、读使能RE#、地址ADD、数据DATA以及中断INT#组成。6.—种基于FPGA的中断聚合方法，其特征在于:需提供一带有中断检测单元和模拟寄存器的FPGA单元，所述方法包括如下步骤: 步骤1、所述FPGA单元分别与一 CRJ以及复数个管理FXS接口的SLIC芯片连接； 步骤2、所述中断检测单元根据配置中的中断检测参数每间隔时间检测来自SLIC芯片的中断是否有效，若是，则将所述中断对应的标志位的值置为I并写入模拟寄存器中，否则，清零所述模拟寄存器中该中断对应的标志位； 步骤3、所述FPGA单元判断模拟寄存器中是否存在非零的标志位，若是，则向所述CPU输出中断信号，进入步骤4;否则，跳转至步骤2; 步骤4、所述CPU接收到中断信号后从FPGA单元中的模拟寄存器中获取所有非零的标志位，并根据所述标志位做相应处理。7.根据权利要求6所述的一种基于FPGA的中断聚合方法，其特征在于:所述步骤2中判断中断是否有效之前还进行中断防抖过滤。8.根据权利要求6所述的一种基于FPGA的中断聚合方法，其特征在于:所述中断检测参数为FPGA单元配置中预先设置好的参数，并通过CPU传来的参数进行修改。9.根据权利要求7所述的一种基于FPGA的中断聚合方法，其特征在于:所述中断检测参数包括检测中断时长和中断电位有效值。10.根据权利要求6所述的一种基于FPGA的中断聚合方法，其特征在于:所述FPGA单元通过总线与CPU连接，所述总线由片选CS#、写使能WE#、读使能RE#、地址ADD、数据DATA以及中断INT#组成。
【专利摘要】本发明提供一种基于FPGA的中断聚合装置，包括FPGA单元，所述FPGA单元分别与一CPU以及复数个管理FXS接口的SLIC芯片连接；所述FPGA单元包括一中断检测单元和一模拟寄存器；所述中断检测单元用于根据配置中的断检测参数每间隔时间检测来自SLIC芯片的中断是否有效，若是，则将所述中断对应的标志位的值置为1并写入模拟寄存器中，否则，清零所述模拟寄存器中该中断对应的标志位；所述模拟寄存器用于存储所述SLIC芯片的中断标志位；所述FPGA单元还用于接收来自SLIC芯片的中断以及用于在模拟寄存器中存在非零的标志位时向CPU输出中断信号。本发明还提供一种基于FPGA的中断聚合方法，减少CPU逐个轮询造成的资源与时间的浪费，大大提高CPU响应速率。
【IPC分类】G06F9/48
【公开号】CN105677474
【申请号】CN201610208926
【发明人】高计丰, 朱雅泉
【申请人】福建星网智慧科技股份有限公司
【公开日】2016年6月15日
【申请日】2016年4月6日