P0、P1分别分割为2个的例子，但并不限定于此，也可将内核PO、Pl分别分割为3个以上。图6C中表示将内核PO分割为子内核P0-1、PO-2、P0-3的例子。子内核PO-1包含数据处理部13及存储器系统14，子内核P0-2包含指令处理部12，子内核P0-3包含运算处理部II。子内核Ρ1-1、Ρ1-2、Ρ1-3也同样地包含图6C所示的构成。
[0048]另外，如图5所示，将共用部CO针对每一省电控制单位分割为2个，设为子共用部CO-U C0-2。子共用部C0-1、C0-2分别具有I个功能单位或多个功能单位。图7A、图7B、图7C中表示子共用部C0-1、C0-2的构成例。例如，如图7A所示，子共用部CO-1包含存储器系统16、高速缓冲存储器17、及其他电路部18，子共用部C0-2包含存储器系统15。
[0049]另外，如图7B所示，子共用部CO-1包含高速缓冲存储器17，子共用部C0_2包含存储器系统15、16、及其他电路部18。另外，如图7C所示，子共用部CO-1包含存储器系统16，子共用部C0-2包含存储器系统15、高速缓冲存储器17、及其他电路部18。此处，表示将共用部CO分割为2个的例子，但并不限定于此，也可分割为3个以上。
[0050]另外，也可不管功能单位，而将内核P0、P1、共用部CO分别针对每一特定面积或形状、省电处理时间、电路电容进行分割，并设为省电控制单位。所述特定面积是指例如将半导体基板上的内核P0、P1、共用部CO各自所占据的区域针对每一固定面积进行分割。所述省电处理时间是指例如将半导体基板上的内核P0、P1、共用部CO各自所占据的区域针对每一省电控制所花费的时间固定的区域进行分割。
[0051]另外，也可将内核PO、Pl分别设为省电控制单位。另外，也可将共用部CO设为省电控制单位。
[0052]图8A、图8B中表示将内核PO针对每一特定面积进行分割的例子。例如，如图8A所示，将内核PO所占据的区域倾斜地分割，将一区域设为子内核P0-1、将另一区域设为子内核P0-2。另外，也可如图SB所示，将内核PO所占据的区域分割为多个(此处为3个)，从左侧起设为子内核P0-1、PO-2、P0-3。
[0053]图9A、图9B中表示将共用部CO针对每一特定面积进行分割的例子。例如，如图9A所示，将共用部CO所占据的区域倾斜地分割，将一区域设为子共用部C0-1，将另一区域设为子共用部C0-2。另外，如图9B所示，也可将共用部CO所占据的区域分割为多个(此处为3个)，从左侧起设为子共用部C0-1、C0-2、C0-3。
[0054]接下来，对子内核？0-1、？0-2、？1-1、？1-2、子共用部(:0-1、(:0-2各自所具有的构成进行说明。子内核PO-1、P0-2、P1-1、P1-2、子共用部CO-1、C0-2分别包含如图1O所示的构成。以下，列举子内核PO-1为例子来表不其构成。
[0055]图10是表示子内核PO-1所包含的功能模块的图。
[0056]子内核PO-1具备时钟门控电路11、保留FF(flip-flop，触发器)12、13、组合电路14、15、及保留SRAM(static random access memory，静态随机存取存储器)16。进而，在子内核PO-1的外部具备时钟门控电路17、电源开关18、电源开关18A、及隔离单元19。
[0057]时钟门控电路17根据时钟控制信号CCl而对子内核PO-1供给或停止供给时钟CK。时钟门控电路11根据时钟控制信号CC2，而对保留FF12、13、保留SRAM16供给或停止供给时钟CK。对电源开关18供给电源电压VDD。电源开关18根据控制信号PC1，而对子内核PO-1供给或切断电源电压VDD。对电源开关18A供给电源电压VDDA。电源开关18A根据控制信号PC2而对子内核PO-1供给或切断电源电压VDDA。
[0058]对保留FF12输入数据及控制信号。保留FF12根据控制信号RCl而暂时存储所输入的数据及控制信号。组合电路14、15对所输入的数据等进行处理。保留SRAM16根据控制信号RC2而在停止对子内核PO-1供给电源电压时，存储保持在缓冲器等的数据。保留FF13暂时储存由组合电路15等进行处理的数据。在停止对子内核PO-1供给电源电压时，隔离单元19根据控制信号RC3而保持停止前的值，即，将子内核PO-1的输出信号固定为O或I的任一值。由此，在停止供给电源电压时，也可以确定对子内核P0-2或子共用部CO-1、C0-2输出的信号的值。另外，在子内核PO-1与子内核P0-2之间设置着隔尚单兀19。在子内核Pl-1与子内核P1-2之间设置着隔离单元19。进而，在子共用部CO-1与子共用部C0-2之间设置着隔离单元19。
[0059]另外，在将内核PO、P1、共用部CO分别设为省电控制单位的情况下，内核PO、P1、共用部CO各自包含如图10所示的构成。
[0060]以下，详细地说明本实施方式中的省电控制器20的构成。
[0061]图11是表示实施方式的半导体集成电路I内的省电控制器20的构成的框图。省电控制器20具有省电控制接通器21、省电模式切换器22、及省电控制定序器23。
[0062]省电控制接通器21根据从省电模式切换器22输出的省电模式信号LM，相应于省电模式信号LM而设定为特定的省电模式。省电控制接通器21在所设定的省电模式下，从中断控制器50及CPUlO接收唤醒因素信号WU或休眠因素信号SP，根据这些信号而对CPUlO内的多个控制对象区域指示省电控制的执行及解除。省电控制接通器21决定省电状态的种类及转变为所述状态的时序，将所需的控制请求信号LD输出到省电控制定序器23。
[0063]省电控制定序器23根据控制请求信号LD而进行省电控制的执行及解除。S卩，省电控制定序器23对CPUlO内的多个控制对象区域输出控制时钟门控的执行或解除、及电源电压的供给或切断等的省电控制信号LC。关于省电控制定序器23的构成将在下文进行详细叙述。
[0064]CPUlO内的控制对象区域能够采用多种电力状态。例如当为(I)运转状态、⑵时钟供给已停止的时钟门控状态、(3)电源电压的供给被切断的保留状态、(4)不进行任何保留的电源完全断开状态这四种状态的电力状态时，省电状态为(2)、(3)、⑷这3种。判断使用所述(2)、(3)、(4)的哪一者并输出指示适当的省电模式的设定的省电模式信号LM的是省电模式切换器22。省电模式切换器22在判断出使用(3)保留状态的情况下，进而判断使哪个控制对象区域为保留状态。关于省电模式切换器22的构成将在下文进行详细叙述。
[0065]以下，对本实施方式中的省电控制接通器21的构成进行详细说明。
[0066]图12是表示实施方式中的省电控制器20内的省电控制接通器21的构成的框图。省电控制接通器21具有状态机211及省电状态保持电路212。
[0067]状态机211在与省电状态保持电路212之间收发状态信号ST。状态信号ST是表示CPUlO内的控制对象区域的现状的电力状态的信号。状态机211是基于从省电状态保持电路212输出的状态信号ST而识别CPUlO内的控制对象区域的电力状态。进而，状态机211是基于从省电模式切换器22输出的省电模式信号LM而设定最佳的省电模式。
[0068]状态机211是当接收唤醒因素信号WU或休眠因素信号SP时，根据所设定的省电模式而判断控制对象区域应该转换为哪种电力状态。而且，将用于转换为所述电力状态的控制请求信号LD输出到省电控制定序器23。
[0069]以下，对本实施方式中的省电控制定序器23的构成进行详细说明。
[0070]图13是表示实施方式中的省电控制器20内的省电控制定序器23的构成的框图。省电控制定序器23具有状态机231、电源开关控制部232、数据保持电路控制部233、时钟控制部234、及隔离单元控制部235。
[0071]状态机231基于控制请求信号LD而控制电源开关控制部232、数据保持电路控制部233、时钟控制部234、及隔离单元控制部235。
[0072]电源开关控制部232将控制对CPUlO内的多个控制对象区域供给或切断电源电压VDD的控制信号PCl输出到电源开关18。电源开关18控制对组合电路15、保留FF12、13内部的数据保持部以外的部分、或保留SRAM16内部的数据保持部以外的部分的电源电压VDD的供给或切断。
[0073]另外，电源开关控制部232将控制向CPUlO内的多个控制对象区域的电源电压VDDA的供给或切断的控制信号P