专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及在具有晶体管的半导体集成电路中削减动作停止时的功耗的技术。
背景技术：
近年来，随着MOS晶体管的微细化，流经半导体集成电路的漏电流对功耗产生较大影响成为了课题。作为削减漏电流的方法，采 用了在电路不工作的待机状态下降低电源电压的技术、施加基板电压的技术。另外，采用了通过在待机状态下使其他电路或存储器保持数据来切断向对象电路的电源供给的技术。在专利文献I中公开了下述技术为了减少因与高电位侧虚拟电源线和低电位侧电源线连接的逻辑电路组中的贯通电流而引起的功耗，在切断向逻辑电路组的电源供给时，通过使上述虚拟电源线的电位迅速变化，从而尽快确定在逻辑电路组中所包含的逻辑门的输出电位。在线技术文献专利文献专利文献I :日本特开平9-321600号公报
发明内容
(发明要解决的课题)本发明的目的在于，在待机状态下使供给给电路主体的电源电压降低的半导体集成电路中，通过迅速地降低电路主体的漏电流来削减功耗。(用于解决课题的手段)为了解决上述技术问题，本发明的一个方式所涉及的半导体集成电路具备电路主体，其具有晶体管；虚拟电源线，其与所述电路主体的第I电源端连接；第I电源线，其经由第I开关而与所述虚拟电源线连接；第2电源线，其与所述电路主体的第2电源端连接；二极管，其一端与所述虚拟电源线连接，且另一端与所述第I电源线连接，以便在导通时减小所述虚拟电源线与所述第2电源线之间的电位差；以及第2开关，其一端与所述虚拟电源线连接且另一端与所述第2电源线连接。根据该方式，在过渡到打开第I开关而经由二极管向电路主体供给电流的状态时，闭合第2开关来连接虚拟电源线和第2电源线，从而能够迅速地降低虚拟电源线与第2电源线之间的电位差。其结果，能够迅速地降低在与虚拟电源线、第2电源线连接的电路主体中流动的漏电流，从而能够削减功耗。(发明效果)根据本发明，能够迅速地降低流经电路主体的漏电流，从而能够削减功耗。
图I是表示本发明的实施方式I涉及的半导体集成电路的构成的电路图。
图2是表示本发明的实施方式I涉及的电路主体从有效(active)状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、虚拟电源线VA的电位、以及电路主体的漏电流与P沟道MOS晶体管MS2的电流之和的时序图。图3是表示本发明的实施方式2涉及的电路主体从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、虚拟电源线VA的电位、以及电路主体的漏电流与P沟道MOS晶体管MS2的电流之和的时序图。图4是表示本发明的实施方式3涉及的半导体集成电路的构成的电路图。图5是表示本发明的实施方式3涉及的电路主体从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、电位判定电路的输出电位、控制电路的输出电位、以及虚拟电源线VA的电位的时序图。图6是表示本发明的实施方式4涉及的半导体集成电路的构成的电路图。 图7是表示本发明的实施方式4涉及的电路主体从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、电位判定电路的输出电位、控制电路的输出电位、以及虚拟电源线VA的电位的时序图。
具体实施例方式以下，基于附图对本发明的实施方式进行说明。(实施方式I)图I表示本发明的实施方式I涉及的半导体集成电路100。该半导体集成电路100具备由晶体管构成的电路主体101，该电路主体101具备高电位侧的电源端IOla和低电位侧的电源端101b。低电位侧的电源端IOlb与虚拟电源线VA连接，该虚拟电源线VA经由作为开关的N沟道MOS晶体管MSl而与低电位电源线Vl连接。N沟道MOS晶体管MSl的栅极与控制信号线ENl连接。根据发送至该控制信号线ENl的控制信号，控制N沟道MOS晶体管MSl的导通状态。此外，上述电路主体101的高电位侧的电源端IOla与高电位电源线V2连接，该高电位电源线V2以及上述虚拟电源线VA经由作为开关的P沟道MOS晶体管MS2而与电路主体101并联连接。即，P沟道MOS晶体管MS2的漏极(一端)与虚拟电源线VA连接，P沟道MOS晶体管MS2的源极(另一端)与高电位电源线V2连接。P沟道MOS晶体管MS2的栅极与控制信号线EN2连接，根据发送至该控制信号线EN2的控制信号，控制P沟道MOS晶体管MS2的导通状态。低电位电源线Vl以及上述虚拟电源线VA经由二极管DIl而与N沟道MOS晶体管MSl并联连接，以使在二极管DIl导通时减小虚拟电源线VA与高电位电源线V2之间的电位差。即，二极管DIl的一端与虚拟电源线VA连接，二极管DIl的另一端与低电位电源线Vl连接。在电路主体101进行期望动作的有效(active)状态下，根据发送至控制信号线ENl的控制信号，N沟道MOS晶体管MSl呈导通状态(闭合的状态)。由此，虚拟电源线VA的电位变得与低电位电源线Vl的电位大致相等，从而向电路主体101供给电流。此时，P沟道MOS晶体管MS2根据发送至控制信号线EN2的控制信号而呈非导通状态(打开的状态)。另一方面，在电路主体101不进行动作的待机状态下，根据发送至控制信号线ENl的控制信号，N沟道MOS晶体管MSl呈非导通状态(被打开)。此时，根据发送至控制信号线EN2的控制信号，P沟道MOS晶体管MS2呈导通状态(被闭合)，从而虚拟电源线VA的电位迅速地上升。由此，由于电路主体101的漏电流、和流经P沟道MOS晶体管MS2的电流，使得在虚拟电源线VA中蓄积电荷，虚拟电源线VA的电位上升。虚拟电源线VA的电位上升至电路主体101的漏电流、与流经P沟道MOS晶体管MS2的电流之和等于二极管DIl的电流为止。这样,随着虚拟电源线VA的电位上升而使得虚拟电源线VA与高电位电源线V2之间的电位差变小，电路主体101的漏电流迅速降低。图2表示电路主体10从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线ENl、EN2的电位、虚拟电源线VA的电位、以及电路主体101的漏电流与P沟道MOS晶体管MS2的电流之和。在有效状态下，控制信号线EN1、EN2的电位与高电位电源线V2的电位相等。在从有效状态向待机状态过渡时，控制信号线ENl的电位下降至低电位电源线Vl的电位，N沟道MOS晶体管MSl呈非导通状态。与此同时，控制信号线EN2的电位下降至低电位电源线Vl的电位，由于P沟道MOS晶体管MS2导通，所以虚拟电源线VA的电位迅速上升。随着虚 拟电源线VA的电位的上升，电路主体101的漏电流和P沟道MOS晶体管MS2的电流迅速地降低。通过在短时间内完成虚拟电源线VA的电位上升，从而电路主体101的漏电流维持最低值的时间变长，功耗削减效果变大。此外，也可将N沟道MOS晶体管MSI、P沟道MOS晶体管MS2以外的晶体管用作开关。(实施方式2)实施方式2涉及的半导体集成电路100与实施方式I的半导体集成电路100的不同之处在于在从有效状态过渡至待机状态之后第一次返回到有效状态之前、即最初使N沟道MOS晶体管MSl导通之前，P沟道MOS晶体管MS2呈非导通状态。其他结构与实施方式I的半导体集成电路100相同。图3表示电路主体101从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、虚拟电源线VA的电位、以及电路主体101的漏电流与P沟道MOS晶体管MS2的电流之和。在有效状态下，控制信号线EN1、EN2的电位与高电位电源线V2的电位相等。在过渡至待机状态时，控制信号线ENl的电位下降至低电位电源线Vl的电位，N沟道MOS晶体管MSl变成非导通状态。与此同时，控制信号线EN2的电位下降至低电位电源线Vl的电位，由于P沟道MOS晶体管MS2导通，所以虚拟电源线VA的电位迅速上升。若经过规定的时间，则控制信号线EN2的电位再次上升至高电位电源线V2的电位，从而P沟道MOS晶体管MS2变成非导通状态，虚拟电源线VA的电位缓慢地上升并达到饱和。由此，在迅速地降低了电路主体101的漏电流的基础上，还能够降低P沟道MOS晶体管MS2的电流。此外，因为能够在不使虚拟电源线VA的电位过于上升的情况下达到饱和，所以能够防止电路主体101所保持的信号状态的消失。(实施方式3)图4表示本发明的实施方式3涉及的半导体集成电路300。半导体集成电路300在实施方式I的半导体集成电路100的结构的基础上还具备电位判定电路301和控制电路302。电位判定电路301是与虚拟电源线VA、基准电位电源线VREF连接的电位比较器，判定虚拟电源线VA的电位是否达到了基准电位电源线VREF的电位。电位判定电路301输出判定信号，该判定信号在虚拟电源线VA的电位达到了基准电位电源线VREF的电位时成为高电位电源线V2的电位(高电平)，而在虚拟电源线VA的电位没有达到基准电位电源线VREF的电位时成为低电位电源线Vl的电位(低电平)。控制电路302是输出控制信号线EN2的信号(与控制信号线ENl的电位相等的电平的信号)、与由电位判定电路301输出的判定信号之间的“或”逻辑的OR电路(逻辑电路)，在虚拟电源线VA的电位达到了基准电位电源线VREF的电位时，使P沟道MOS晶体管MS2处于非导通状态(打开了的状态)。其他结构与实施方式I的半导体集成电路100相同。
图5表示电路主体101从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、电位判定电路301的输出电位、控制电路302的输出电位、以及虚拟电源线VA的电位。在有效状态下，控制信号线EN1、EN2的电位与高电位电源线V2的电位相等。因此，控制电路302的输出电位成为高电位电源线V2的电位。此时，虚拟电源线VA的电位与低电位电源线Vl的电位大致相等，且比基准电位电源线VREF的电位低。因此，电位判定电路301的输出电位成为低电位电源线Vl的电位。在过渡至待机状态时，控制信号线ENl的电位下降至低电位电源线Vl的电位，从而N沟道MOS晶体管MSl变成非导通状态。与此同时，控制信号线EN2的电位下降至低电位电源线Vl的电位，控制电路302的输出电位成为低电位电源线Vl的电位。由此，P沟道MOS晶体管MS2导通，虚拟电源线VA的电位迅速上升。之后，若虚拟电源线VA的电位达到基准电位电源线VREF的电位，则电位判定电路301的输出电位成为高电位电源线V2的电位，控制电路302的输出电位成为高电位电源线V2的电位。由此，P沟道MOS晶体管MS2变成非导通状态，虚拟电源线VA的电位的上升变得缓慢。然后，虚拟电源线VA的电位达到饱和。通过这些一连串动作，在待机状态下迅速地降低了电路主体的漏电流的基础上，还能够降低P沟道MOS晶体管MS2的电流。此外，因为能够在使虚拟电源线VA的电位不会从基准电位电源线VREF的电位过于上升的情况下达到饱和，所以能够防止电路主体所保持的信号状态的消失。(实施方式4)图6表示本发明的实施方式4涉及的半导体集成电路400。半导体集成电路400与实施方式3的半导体集成电路300的不同之处在于取代电位判定电路301而具备电位判定电路401，并且取代控制电路302而具备控制电路402。电位判定电路401是与虚拟电源线VA、基准电位电源线VREF连接的电位比较器，判定虚拟电源线VA的电位是否达到了基准电位电源线VREF的电位。电位判定电路401输出判定信号，该判定信号在虚拟电源线VA的电位达到了基准电位电源线VREF的电位时成为低电位电源线Vl的电位(低电平)，而在虚拟电源线VA的电位没有达到基准电位电源线VREF的电位时成为高电位电源线V2的电位(高电平)。控制电路402是输出控制信号线EN2的信号(与控制信号线ENl的电位相反电平的信号)、与由电位判定电路401输出的判定信号之间的“与非”逻辑的NAND电路(逻辑电路)，在虚拟电源线VA的电位达到了基准电位电源线VREF的电位时，P沟道MOS晶体管MS2处于非导通状态(打开了的状态)。图7表示电路主体101从有效状态向待机状态过渡并再次过渡到有效状态为止的、控制信号线EN1、EN2的电位、电位判定电路401的输出电位、控制电路402的输出电位、以及虚拟电源线VA的电位。在有效状态下，控制信号线ENl的电位与高电位电源线V2的电位相等，控制信号线EN2的电位与低电位电源线Vl的电位相等。此时，虚拟电源线VA的电位与低电位电源线Vl的电位大致相等，且比基准电位电源线VREF的电位低，所以电位判定电路401的输出电位成为高电位电源线V2的电位。由此，控制电路402的输出电位成为高电位电源线V2的电位。在过渡至待机状态时，控制信号线ENl的电位下降至低电位电源线Vl的电位，N沟 道MOS晶体管MSl变成非导通状态。与此同时，控制信号线EN2的电位上升至高电位电源线V2的电位，控制电路402的输出电位成为低电位电源线Vl的电位。由此，P沟道MOS晶体管MS2导通，从而虚拟电源线VA的电位迅速上升。若虚拟电源线VA的电位达到了基准电位电源线VREF的电位，则电位判定电路401的输出电位成为低电位电源线Vl的电位，控制电路402的输出电位成为高电位电源线V2的电位。由此，P沟道MOS晶体管MS2变成非导通状态，虚拟电源线VA的电位缓慢地上升并达到饱和。通过这些的一连串动作，在待机状态下迅速地降低了电路主体101的漏电流的基础上，还能够降低P沟道MOS晶体管MS2的电流。此外，因为能够在使虚拟电源线VA的电位不会从基准电位电源线VREF的电位过于上升的情况下达到饱和，所以能够防止电路主体101所保持的信号状态的消失。另外，在上述实施方式3、4中，作为电位判定电路301、401而采用了电位比较器，但是只要是可以判定虚拟电源线VA的电位是否达到了规定电位的电路，可以采用其他结构的电路。此外，在上述实施方式3、4中，作为控制电路302、402而采用了 OR电路、NAND电路，但是只要是在虚拟电源线VA的电位达到了基准电位电源线VREF的电位时使P沟道MOS晶体管MS2处于非导通状态(打开了的状态)的电路，可以采用其他结构的电路。此外，在上述实施方式I 4中，也可在电路主体101的高电位侧设置虚拟电源线，并在虚拟电源线与高电位电源线之间连接二极管，以使在二极管导通时减小虚拟电源线与低电位电源线之间的电位差。(产业上的可利用性)本发明涉及的半导体集成电路作为削减动作停止时的功耗的技术是有用的。符号说明100、300、400半导体集成电路101电路主体IOla高电位侧的电源端IOlb低电位侧的电源端301、401电位判定电路302、402 控制电路
Vl低电位电源线(第I电源线)V2高电位电源线(第2电源线)VA虚拟电源线
MSl N沟道MOS晶体管(第I开关)MS2 P沟道MOS晶体管(第2开关)DIl 二极管
权利要求
1.一种半导体集成电路，其具备 电路主体，其具有晶体管； 虚拟电源线，其与所述电路主体的第I电源端连接； 第I电源线，其经由第I开关而与所述虚拟电源线连接； 第2电源线，其与所述电路主体的第2电源端连接； 二极管，其一端与所述虚拟电源线连接，且另一端与所述第I电源线连接，以便在导通时减小所述虚拟电源线与所述第2电源线之间的电位差；以及 第2开关，其一端与所述虚拟电源线连接，且另一端与所述第2电源线连接。
2.根据权利要求I所述的半导体集成电路,其中， 在从以闭合了所述第I开关且打开了所述第2开关的状态经由所述第I开关向所述电路主体供给电流的状态，过渡到打开所述第I开关并经由所述二极管向所述电路主体供给电流的状态时，闭合所述第2开关。
3.根据权利要求I所述的半导体集成电路,其中， 进行如下控制在打开所述第I开关的状态下闭合所述第2开关，在闭合所述第I开关的状态下打开所述第2开关。
4.根据权利要求I所述的半导体集成电路,其中， 进行如下控制在闭合所述第I开关的状态下打开所述第2开关，在所述状态的过渡之后且在最初闭合所述第I开关之前打开所述第2开关。
5.根据权利要求I所述的半导体集成电路,其中， 所述半导体集成电路具备 电位判定电路，其判定所述虚拟电源线的电位是否达到了规定电位；以及控制电路，其基于所述电位判定电路的判定结果，在所述虚拟电源线的电位达到了规定电位时，设成打开了所述第2开关的状态。
6.根据权利要求5所述的半导体集成电路，其中， 所述电位判定电路是与所述虚拟电源线、和作为所述规定电位的电源线连接的电位比较器。
7.根据权利要求5所述的半导体集成电路，其特征在于， 所述电位判定电路输出判定信号，该判定信号在所述虚拟电源线的电位达到了规定电位时成为高电平，而在所述虚拟电源线的电位没有达到规定电位时成为低电平， 所述控制电路具备逻辑电路，该逻辑电路输出在打开了所述第I开关的期间内成为低电平而在闭合了所述第I开关的期间内成为高电平的信号、与由所述电位判定电路输出的判定信号之间的“或”逻辑， 所述控制电路在由所述逻辑电路输出的“或”逻辑为高电平时，控制成打开了所述第2开关的状态，而在由所述逻辑电路输出的“或”逻辑为低电平时，控制成闭合了所述第2开关的状态。
8.根据权利要求5所述的半导体集成电路，其特征在于， 所述电位判定电路输出判定信号，该判定信号在所述虚拟电源线的电位达到了规定电位时成为低电平，而在所述虚拟电源线的电位没有达到规定电位时成为高电平， 所述控制电路具备逻辑电路，该逻辑电路输出在打开了所述第I开关的期间内成为高电平而在闭合了所述第I开关的期间内成为低电平的信号、与由所述电位判定电路输出的判定信号之间的“与非”逻辑， 所述控制电路在由所述逻辑电路输出的“与非”逻辑为高电平时控制成打开了所述第2开关的状态，而在由所述逻辑电路输出的“与非”逻辑为低电平时控制成闭合了所述第2开 关的状态。
全文摘要
本发明提供一种半导体集成电路。该半导体集成电路具备电路主体，其具有晶体管；虚拟电源线，其与所述电路主体的第1电源端连接；第1电源线，其经由第1开关而与所述虚拟电源线连接；第2电源线，其与所述电路主体的第2电源端连接；二极管，其一端与所述虚拟电源线连接，且另一端与所述第1电源线连接，以便在导通时减小所述虚拟电源线与所述第2电源线之间的电位差；以及第2开关，其一端与所述虚拟电源线连接且另一端与所述第2电源线连接。
文档编号H03K19/00GK102763333SQ20108006450
公开日2012年10月31日 申请日期2010年10月25日 优先权日2010年2月26日
发明者关良平, 芜尾英之 申请人:松下电器产业株式会社