专利名称：偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统的制作方法
技术领域：
本发明涉及向FET(Field Effect Transistor :场效应晶体管)提供偏置电压的偏置电路、LNA (Low Noise Amplifier :低噪声放大器)、LNB (Low Noise Block converter 低噪声块转换器)、通信用接收机、通信用发送机及传感器系统，特别涉及卫星广播接收用LNB 的 LNA 中使用的 HEMT (High Electron Mobility Transistor :高电子迁移率晶体管)用的偏置电路。此外，本发明还涉及能对向FET提供的偏压的接通/关断进行切换的偏置电路、LNA及LNB，特别还涉及用于在对偏压的接通/关断进行切换时对卫星广播接收用LNB的LNA中使用的HEMT进行保护的技术。
背景技术：
以往，在卫星广播中，从通信卫星向各家庭等接收侧发送Ku波段(12GHz 18GHz )的微小信号。在接收侧，由天线接收到来自通信卫星的信号之后，利用LNB进行放大和下变频，并传送到调谐器。此处，为了较好地接收微小信号，在LNB中，对将由天线接收到的信号进行放大的LNA要求较低的NF (Noise Figure :噪声系数)。因此，一般对LNA使用HEMT。HEMT的特征在于，可应对接收Ku波段且NF较低。为了将使用了 HEMT的LNA的增益及NF设计为所希望的值，需要将HEMT的漏极电压及漏极电流设计为最佳。对HEMT的漏极电流特性进行说明。
图19是用于说明HEMT的偏压的电路图。图20是表示HEMT的栅极电压与漏极电流之间的关系的曲线图。HEMT具有如下特性漏极电流ID的电流值相对于栅极电压VG的电压值来确定。例如，在设计为最佳的漏极电压VD为2V、最佳的漏极电流ID为8mA的情况下，如图20所示，需要的栅极电压VG成为一 0.4V左右。因此，需要对LNA中使用的HEMT (FET)施加规定的偏压，以同时获得所希望的漏极电压VD和所希望的的漏极电流ID。因而，通过利用偏置电路来提供上述规定的偏压，从而在适当的工作点来驱动HEMT。偏置电路自动寻求、确定同时满足VD = 2V、ID = 8mA那样的一 0. 4V左右的栅极电压VG。以往提出有多种上述那样的、自动控制并提供栅极电压以同时决定所希望的漏极电压和所希望的漏极电流的偏置电路。其中，作为基本的电路，有专利文献I所公开的偏置电路。图21是表示专利文献I所公开的现有的HEMT偏置电路500的结构的电路图。HEMT偏置电路500是源极端子接地的HEMT501用的偏置电路。如图21所示，HEMT偏置电路500包括双极型晶体管BIP501、发射极侧电阻元件RE、集电极侧电阻元件RC、电阻元件R501及电阻元件R502。双极型晶体管BIP501的发射极端子与HEMT501的漏极端子相连接，并且，经由发射极侧电阻元件RE与电源电压VDD相连接。双极型晶体管BIP501的集电极端子与HEMT501的栅极端子相连接，并且，经由集电极侧电阻元件RC与负电源电压VNEG相连接。双极型晶体管BIP501的基极端子经由电阻元件R501与HEMT501的源极端子相连接，并且，经由电阻元件R502与电源电压VDD相连接。在HEMT偏置电路500中，将HEMT501加入到负反馈环路中。由此，成为如下结构自动确定HEMT501的漏极电压VD及漏极电流ID，以成为下述式(I)及式(2)所示的近似式。[数学式I]
上述各式中的各值如下。Vd :漏极电压VD的电压值Id :漏极电流ID的电流值Vb :基极电压VB的电压值Vbe :基极发射极间电压VBE的电压值VDD 电源电压VDD的电压值Re :发射极侧电阻元件RE的电阻值R1 :电阻元件R501的电阻值R2 电阻元件R502的电阻值现有技术文献专利文献专利文献I :日本公开专利公报“特开昭59 - 194522号公报(1984年11月5日公开)”
发明内容
发明所要解决的技术问题然而，现有的HEMT偏置电路500具有(I)温度相关性、(2)电源电压相关性、(3)来自电源电压及负电源电压的噪声、(4)限定制造工艺这四个问题。在HEMT偏置电路500中，即使周围温度或电源电压有变动，也需要维持所希望的漏极电压及所希望的漏极电流。此外，需要使电源中叠加的噪声不传递到HEMT501的漏极端子及栅极端子。(I)温度相关性在图21所示的HEMT偏置电路500中，具有如下结构利用双极型晶体管BIP501的基极发射极间电压VBE所产生的电位差，来确定HEMT501的漏极电压VD及漏极电流ID。因此，存在漏极电压VD及漏极电流ID随周围温度而变化的问题。基极发射极间电压VBE由下述式(3)及式(4)所示。[数学式2]
bmT 〔 f、Fje=^-f …式(3)
Is =h*T4^m…式(4)上述各式中的各值如下。Vbe :基极发射极间电压VBE的电压值k :波尔兹曼常数T :绝对温度q:元电荷量Ic:集电极电流b:比例常数 m:常数Eg :娃的带隙能量对于漏极电压VD及漏极电流ID的温度相关性，通过用温度T分别对式(I)及式(2 )进行微分可得，如下述式(5 )及式(6 )所示。[数学式3]-(4 +靡式抑
BIT…式(6)
dTR1^T此处，例如，想设定成ID = 8mA,VD = 2V、VDD = 3. 3V。此时，若将图21的HEMT偏置电路 500 的参数分别选择为 R501 = IkQ ,R502 = I. 75k Q , RE = 50 Q，设 VBE = 0. 8V、Eg = I. 12eV、m = — 3/2，并对式(5)及式(6)进行计算，则得到下述式(7)及式(8)。[数学式4]fiy= -12%mVf.C …式(7)
PiT
iJL昆1= 25.6/jA疒C.式(8)
PfPSP，在100°C的温度变化下，漏极电压VD约降低0. IV，漏极电流ID约增加2mA。特别是，漏极电流ID的温度相关性成为问题。若漏极电流ID随着周围温度的上升而增加，则温度会因HEMT501的发热而进一步上升。然后，漏极电流ID随之进一步增加。之后，产生热的正反馈，直至稳定在散热与发热的热平衡状态。因此，产生必须将HEMT偏置电路500的周围温度保持得较低的制约条件。(2)电源电压相关性LNA的输出信号由HEMT501的漏极电压VD及栅极电压VG来确定。如上述式(I)及式(2)所示，由于图21的HEMT偏置电路500中的漏极电压VD成为电源电压VDD的一次函数，从而可知，与电源电压VDD的变动(相对于噪声的变动)有较强的相关度。(3)来自电源电压及负电源电压的噪声在电源电压VDD、负电源电压VNEG中含有噪声的情况下，PSRR (Power SupplyRejection Ratio :电源抑制比)就很重要。PSRR是表示来自某一电源电压(此处为电源电压VDD及负电源电压VNEG)的噪声在关注的端子上衰减多少的指标。(3 - I)相对于电源电压VDD的PSRR为了详细了解漏极电压VD及栅极电压VG对电源电压VDD的相关性，需要求解小信号等效电路。因而，利用图22来表示图21的HEMT偏置电路500中的相对于电源电压VDD的PSRR。图22是HEMT偏置电路500的相对于电源电压VDD的小信号等效电路510。通过基尔霍夫电流定律，得到下述式(9)及式(10)。[数学式5]gm * (Fjd - Vb )+ ge * (FpFg * G卿+F0 * = 0 式⑶
評*(Fe-F0)+夺=0. 式(10)
liC上述各式中的各值如下。gm :双极型晶体管BIP501的互导ge :双极型晶体管BIP501的集电极发射极间电导Gm HEMT501 的互导gds HEMT501的漏源间电导VDD 电源电压VDD的电压值Vd :漏极电压VD的电压值Vg :栅极电压VG的电压值Vb :基极电压VB的电压值Re :发射极侧电阻元件RE的电阻值Rc :集电极侧电阻元件RC的电阻值然后，若对式(9)及式(10)的联立一次方程式来解方程以求出漏极电压VD及栅极电压VG，将求解结果用电源电压VDD进行微分，并采用分贝表示法，则如下述式(11)及式
(12)那样，可知电源电压VDD相对于漏极电压VD及栅极电压VG的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。[数学式6]
/ S\PSRRp I *20*log —V …式(11)
+J2JPSRRv S 20 * Iogf—4^—f^1^]]…式(12)
Vo 動\RE*Gm U+iUJ通过式(11)及式(12 )可知，电源电压VDD的噪声几乎无衰减地传递给漏极电压VD及栅极电压VG。接下来，确认在作为LNA来看的情况下该衰减量是否足够。例如，实际上，想设计成 ID = 8mA、VD = 2V、VDD = 3. 3V。此时，在设定为 Gm = 50mS、R501 = IkQ , R502 =I. 75kQ、RE = 50 Q的情况下，漏极电压VD及栅极电压VG相对于电源电压VDD的PSRR如下述式(13)及式(14)那样。[数学式7]
权利要求
1.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于， 包括双电源型的差动放大器、第I电阻元件、第I基准电压源及第2基准电压源， 所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接， 所述第I电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第I基准电压源相连接。
2.如权利要求I所述的偏置电路，其特征在于， 所述放大用FET是HEMT。
3.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于， 包括单电源型的差动放大器、第I基准电压源、第2基准电压源、第I晶体管、第I电阻元件、第2电阻元件及负电源电压源， 所述第I晶体管具有第I导通端子、第2导通端子及控制端子， 所述差动放大器的第I输入端子与所述第2基准电压源相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第I晶体管的控制端子相连接， 所述第I晶体管的第I导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接， 所述第I电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第I基准电压源相连接， 所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。
4.如权利要求3所述的偏置电路，其特征在于， 所述放大用FET是HEMT。
5.如权利要求3所述的偏置电路，其特征在于， 所述第I晶体管是P沟道型MOSFET， 所述第I晶体管的第I导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子， 所述差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子。
6.如权利要求3所述的偏置电路，其特征在于， 所述第I晶体管是PNP型双极型晶体管， 所述第I晶体管的第I导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子， 所述差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子。
7.如权利要求3所述的偏置电路，其特征在于， 所述第I晶体管是N沟道型MOSFET， 所述第I晶体管的第I导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子， 所述差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子。
8.如权利要求3所述的偏置电路，其特征在于， 所述第I晶体管是NPN型双极型晶体管，所述第I晶体管的第I导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子， 所述差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子。
9.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于， 包括单电源型的第I差动放大器、单电源型的第2差动放大器、第I晶体管、第2晶体管、第I电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、基准电压源及负电源电压源， 所述第I晶体管具有第I导通端子、第2导通端子及控制端子， 所述第2晶体管具有第I导通端子、第2导通端子及控制端子， 所述第I差动放大器的第I输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第I晶体管的控制端子相连接， 所述第2差动放大器的第I输入端子经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接， 所述第I晶体管的第I导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接， 所述第2晶体管的第I导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地， 所述第I电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第2晶体管的第2导通端子相连接， 所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。
10.如权利要求9所述的偏置电路，其特征在于， 所述放大用FET是HEMT。
11.如权利要求9所述的偏置电路，其特征在于， 所述第I晶体管及所述第2晶体管是P沟道型MOSFET， 所述第I晶体管及所述第2晶体管的第I导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子， 所述第I差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子， 所述第2差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子。
12.如权利要求9所述的偏置电路，其特征在于， 所述第I晶体管及所述第2晶体管是PNP型双极型晶体管， 所述第I晶体管及所述第2晶体管的第I导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子， 所述第I差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子，所述第2差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子。
13.如权利要求9所述的偏置电路，其特征在于， 所述第I晶体管及所述第2晶体管是N沟道型MOSFET， 所述第I晶体管及所述第2晶体管的第I导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子， 所述第I差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子， 所述第2差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子。
14.如权利要求9所述的偏置电路，其特征在于， 所述第I晶体管及所述第2晶体管是NPN型双极型晶体管， 所述第I晶体管及所述第2晶体管的第I导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子， 所述第I差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子， 所述第2差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子。
15.如权利要求9所述的偏置电路，其特征在于， 使用恒流源来代替所述第3电阻元件。
16.如权利要求9所述的偏置电路，其特征在于， 去除所述第4电阻元件。
17.如权利要求9所述的偏置电路，其特征在于， 使用恒流源来代替所述第3电阻元件， 去除所述第4电阻元件。
18.如权利要求9所述的偏置电路，其特征在于， 还包括耐压的保护元件， 所述保护元件插入到所述第I晶体管的第2导通端子与所述放大用FET的栅极端子之间。
19.如权利要求9所述的偏置电路，其特征在于， 所述基准电压源由输出带隙电压的带隙基准电路构成。
20.如权利要求9所述的偏置电路，其特征在于， 所述第I差动放大器、所述第2差动放大器、所述第I晶体管、所述第2晶体管、所述第I电阻元件、所述第2电阻元件、所述第3电阻元件、所述第4电阻元件及所述第5电阻元件由集成电路构成。
21.如权利要求20所述的偏置电路，其特征在于， 所述基准电压源、所述负电源电压源或该两者与所述集成电路一起进行集成化而构成。
22.—种LNA，其特征在于，包括源极端子接地的放大用FET ;及 权利要求I至21中的任一项所述的偏置电路， 将所述放大用FET的栅极端子作为输入端子，将所述放大用FET的漏极端子作为输出端子。
23.—种LNB，该LNB将由天线接收到的信号进行放大和下变频，并传送到后级，其特征在于， 至少包括一个放大所述信号的LNA， 所述LNA是权利要求22所述的LNA。
24.一种通信用接收机，其特征在于，包括 接收来自通信线路的信号的接收器件；及 将从所述接收器件输出的信号进行放大的LNA， 所述LNA是权利要求22所述的LNA。
25.—种通信用发送机，其特征在于，包括 将要发送的信号进行放大的LNA ;及 将由所述LNA放大后的信号发送到通信线路的发送器件， 所述LNA是权利要求22所述的LNA。
26.—种传感器系统,其特征在于,包括 检测对象物的变化、并生成与该检测出的变化相对应的信号的传感器件；及 将从所述传感器件输出的信号进行放大的LNA， 所述LNA是权利要求22所述的LNA。
27.一种偏置电路，该偏置电路向放大输入信号的、源极端子接地的放大用FET提供偏压，其特征在于， 包括双电源型的差动放大器、第I电阻元件、第I开关、第2开关、第I基准电压源、第2基准电压源及负电源电压源， 所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，其负电源端子通过所述第I开关的切换而能与所述负电源电压源相连接或接地， 所述第I电阻元件具有第I端子及第2端子，该第I端子与所述放大用FET的漏极端子相连接，该第2端子通过所述第2开关的切换而能与所述第I基准电压源相连接或接地。
28.如权利要求27所述的偏置电路，其特征在于， 在将提供的偏压从关断切换至接通时，通过切换所述第I开关来将所述差动放大器的负电源端子的连接对象从接地切换至所述负电源电压源，之后，通过切换所述第2开关来将所述第I电阻元件的第2端子的连接对象从接地切换至所述第I基准电压源， 在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第I电阻元件的第2端子的连接对象从所述第I基准电压源切换至接地，之后，通过切换所述第I开关来将所述差动放大器的负电源端子的连接对象从所述负电源电压源切换至接地。
29.如权利要求27所述的偏置电路，其特征在于， 所述放大用FET是HEMT。
30.一种偏置电路，该偏置电路向放大输入信号的、源极端子接地的放大用FET提供偏压，其特征在于， 包括单电源型的第I差动放大器、单电源型的第2差动放大器、第I晶体管、第2晶体管、第I电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、第I开关、第2开关、基准电压源及负电源电压源， 所述第I晶体管具有第I导通端子、第2导通端子及控制端子， 所述第2晶体管具有第I导通端子、第2导通端子及控制端子， 所述第I差动放大器的第I输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第I晶体管的控制端子相连接， 所述第2差动放大器的第I输入端子依次经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接， 所述第I晶体管的第I导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接， 所述第2晶体管的第I导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地， 所述第I电阻元件具有第I端子及第2端子，该第I端子与所述放大用FET的漏极端子相连接，该第2端子与所述第2晶体管的第2导通端子相连接， 所述第2电阻元件具有第3端子及第4端子，该第3端子与所述放大用FET的栅极端子相连接，该第4端子与所述负电源电压源相连接， 所述第I开关与所述放大用FET的栅极端子相连接，通过该第I开关的切换，能将所述放大用FET的栅极端子接地， 所述第2开关与所述第2晶体管的控制端子相连接，通过该第2开关的切换，能将所述第2晶体管的控制端子与该第2晶体管的第I导通端子进行连接。
31.如权利要求30所述的偏置电路，其特征在于， 在将提供的偏压从关断切换至接通时，通过切换所述第I开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第I导通端子之间的连接， 在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第I导通端子进行连接，之后，通过切换所述第I开关来将所述放大用FET的栅极端子接地。
32.如权利要求30所述的偏置电路，其特征在于， 还包括第I电容器及第2电容器， 所述第I电容器具有第5端子及第6端子，该第5端子与所述放大用FET的漏极端子相连接，该第6端子接地， 所述第2电容器具有第7端子及第8端子，该第7端子与所述放大用FET的栅极端子相连接，该第8端子与所述放大用FET的源极端子相连接。
33.如权利要求32所述的偏置电路，其特征在于， 在将提供的偏压从关断切换至接通时，通过切换所述第I开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第I导通端子之间的连接， 在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第I导通端子进行连接，之后或同时，通过切换所述第I开关来将所述放大用FET的栅极端子接地。
34.如权利要求30所述的偏置电路，其特征在于， 所述放大用FET是HEMT。
35.如权利要求30所述的偏置电路，其特征在于， 所述第I晶体管是N沟道型MOSFET，所述第I晶体管的第I导通端子、第2导通端子及控制端子分别是该N沟道型MOSFET的漏极端子、源极端子及栅极端子， 所述第2晶体管是P沟道型M0SFET，所述第2晶体管的第I导通端子、第2导通端子及控制端子分别是该P沟道型MOSFET的源极端子、漏极端子及栅极端子， 所述第I差动放大器的第I输入端子及第2输入端子分别是负输入端子及正输入端子， 所述第2差动放大器的第I输入端子及第2输入端子分别是正输入端子及负输入端子。
36.如权利要求30所述的偏置电路，其特征在于， 还包括第6电阻元件， 所述第6电阻元件设置在将所述第I晶体管的第2导通端子与所述放大用FET的栅极端子进行电连接的路径上。
37.一种LNA，其特征在于，包括 放大输入信号的、源极端子接地的放大用FET ;及 权利要求27至36中的任一项所述的偏置电路， 对所述放大用FET的栅极端子设置输入端子， 对所述放大用FET的漏极端子设置输出端子。
38.一种LNB，该LNB将由天线接收到的信号进行放大和下变频，并传送到后级，其特征在于，包括 接收第I极化波并将该第I极化波转换成第I极化波信号的第I极化波天线； 接收第2极化波并将该第2极化波转换成第2极化波信号的第2极化波天线； 放大所述第I极化波信号的第I极化波用放大器； 放大所述第2极化波信号的第2极化波用放大器 '及 对接收所述第I极化波和所述第2极化波中的哪一个进行选择的极化波选择器，所述第I极化波及所述第2极化波分别是水平极化波及垂直极化波、或左旋圆极化波及右旋圆极化波， 所述第I极化波用放大器及所述第2极化波用放大器是权利要求37所述的LNA，所述第I极化波用放大器及所述第2极化波用放大器根据从所述极化波选择器输出的、表示接收所述第I极化波和所述第2极化波中的哪一个的极化波选择信号，分别切换所述第I开关及所述第2开关。
39.如权利要求38所述的LNB，其特征在于，将该LNB部分地 进行集成化。
全文摘要
偏置电路(11)是用于源极端子(4)接地的HEMT(1)的HEMT偏置电路(11)，其包括双电源型的运算放大器(AMP1)、电阻元件(RI)、第1基准电压源(VX)及第2基准电压源(VY)，运算放大器(AMP1)的正输入端子与HEMT(1)的漏极端子(3)相连接，其负输入端子与第2基准电压源(VY)相连接，其输出端子与HEMT(1)的栅极端子(2)相连接，电阻元件(RI)的一个端子与HEMT(1)的漏极端子(3)相连接，其另一端子与第1基准电压源(VX)相连接。由此，实现了降低温度相关性、降低电源电压相关性、足够衰减与电源电压及负电压相叠加的噪声、和提高制造工艺的选择自由度。
文档编号H03F1/52GK102771047SQ201080064170
公开日2012年11月7日 申请日期2010年10月26日 优先权日2010年2月25日
发明者丸山正彦 申请人:夏普株式会社