半导体集成电路的制作方法
【专利摘要】提供了一种根据本发明的示例性方面的半导体集成电路，包括：数据发送电路和数据接收电路，该数据接收电路接收从数据发送电路发送的数据。数据发送电路包括：数据输出电路，该数据输出电路输出数据，或者将输出设定成高阻抗状态；以及控制电路，该控制电路向数据输出电路输出控制信号，使得当数据发送电路发送数据时，数据输出电路输出数据，并且当数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，数据输出电路保持输出在先前的数据发送中最后输出的数据。
【专利说明】半导体集成电路
[0001]本申请是分案申请，原案的国家申请号为201010279142.8，申请日为2010年9月8曰，发明名称为“半导体集成电路”。
[0002]引用合并
[0003]本申请基于并且要求2009年9月8日提交的日本专利申请N0.2009-206880的优选权的权益，其公开的全部内容通过引用合并于此。
【技术领域】
[0004]本发明涉及半导体集成电路，并且更具体地，涉及适用于电源噪声降低的半导体集成电路。
【背景技术】
[0005]在半导体集成电路中，存在下述问题:当在用于数据发送电路和数据接收电路之间的数据传输的信号线上出现电源噪声时，不能准确地执行在数据发送电路和数据接收电路之间的数据传输。
[0006]因此，已经提供了例如ODT (片上终端)技术的对策来降低用于数据接收电路的数据接收的信号线上的电源噪声(JEDEC标准，DDR2SDRAM规范JESD79-2E (JESD79-2D版本)，2008年4月，JEDEC固态技术协会)。
【发明内容】
[0007]在现有技术中，已经提供了诸如ODT功能的对策来降低影响数据接收电路的电源噪声。然而，现有技术没有提供用于降低影响数据发送电路的电源噪声的对策。通常，数据发送电路包括诸如用于发送数据的三态缓冲器之类的数据输出电路。数据发送电路基于控制信号来控制数据输出电路是否输出数据。换言之，数据发送电路控制数据输出电路来输出数据，或者将数据输出电路的输出切换成高阻抗状态(HiZ)。
[0008]然而，在现有技术中，当数据发送电路控制数据输出电路的输出被设定为HiZ时，出现电源噪声，因为对信号线的电源电压的供应(电源电压已经被持续供应到信号线)被突然中断。当在电源噪声收敛之前数据发送电路将数据输出电路的输出从HiZ切换到数据发送状态以便于输出另一数据时，另一数据受到电源噪声的影响。本发明人已经发现了现有技术中的问题，如上所述，数据发送电路不能够准确地发送数据。
[0009]本发明的示例性方面是半导体集成电路，包括:
[0010]数据发送电路；以及
[0011]数据接收电路，该数据接收电路接收从数据发送电路发送的数据，其中
[0012]数据发送电路包括:
[0013]数据输出电路，该数据输出电路输出数据，或者将输出设定成高阻抗状态；以及
[0014]控制电路，该控制电路向数据输出电路输出控制信号，使得当数据发送电路发送数据时，数据输出电路输出数据，并且，当数据发送电路在发送数据之后进一步发送另一数据时，在先前的数据发送之后的预定时段期间，数据输出电路保持输出在先前的数据发送中最后输出的数据。
[0015]通过如上所述的电路结构，能够通过降低电源噪声来准确地发送数据。
[0016]根据本发明的示例性方面，能够提供能够准确地发送数据的半导体集成电路。
【专利附图】
【附图说明】
[0017]结合附图从特定示例性实施例的以下描述中，以上和其它示例性方面、优点和特征将更加明显，在附图中:
[0018]图1图示了根据本发明的第一示例性实施例的半导体集成电路；
[0019]图2图示了根据本发明的第一示例性实施例的半导体集成电路；以及
[0020]图3是描绘根据本发明的第一示例性实施例的半导体集成电路的操作的时序图。
【具体实施方式】
[0021]以下参考附图来详细地描述本发明的具体示例性实施例。由附图中的相同的附图标记来表示相同的组件，并且为了解释的简明，适当地省略重复的解释。
[0022][第一示例性实施例]
[0023]参考附图，将描述根据本发明的第一示例性实施例的半导体集成电路。本发明能够应用于下述电路，该电路包括数据发送电路和数据接收电路，该数据接收电路接收从数据发送电路发送的数据，并且该电路基于控制信号来控制数据发送电路的输出。在该示例性实施例中，在下文中解释下述情况，其中，图1中所示的电路包括SoC(片上系统)电路和SDRAM(同步动态随机存取存储器)电路，并且通过用于在这些电路之间双向地发送数据的信号线(下文中，简称为“双向信号线”)来在SoC电路和SDRAM电路之间执行数据传输。
[0024]图1图示了根据本发明的第一示例性实施例的半导体集成电路。图1中示出的电路包括SoC电路(数据发送电路)100和SDRAM电路(数据接收电路)101。以DDR (双数据率)模式在SoC电路100和SDRAM电路101之间执行数据传输。
[0025]首先，将描述根据本发明的第一示例性实施例的半导体集成电路的电路结构。SoC电路100向SDRAM电路101输出2比特的时钟信号CK和作为时钟信号CK的差分信号的2比特的时钟信号CKB。SoC电路100进一步向SDRAM电路101输出包括用于SDRAM电路101的每个地址的命令的16比特的控制信号CMD。注意，SDRAM电路101接收与时钟信号CK和CKB同步的控制信号CMD。
[0026]在SoC电路100和SDRAM电路101之间双向地发送和接收32比特的数据DQ、4比特的选通信号DQS以及作为选通信号DQS的差分信号的4比特的选通信号DQSB中的每一个。作为SoC电路100和SDRAM电路101中的一个的接收电路接收与选通信号DQS和DQSB同步的数据DQ。注意，上述信号名称还表示相应的信号线名称。
[0027]图2中示出的电路示出了作为选通信号线DQS[3:0]和DQSB[3:0]以及数据信号线DQ[31:0]中的一个的I比特双向信号线以及图1中示出的电路的相应的外围电路。在该示例性实施例中，在下文中解释了其中I比特双向信号线是数据信号线DQ[0]的情况。如上所述，数据信号线DQ[O]被连接在SoC电路100和SDRAM101之间。
[0028]SoC电路100包括外部端子201 ;缓冲器202 ;输出数据的数据输出电路203 ;具有ODT功能的终端电路204 ;控制电路205和反相器206，该控制电路205将控制信号输出到数据输出电路203和终端电路204中的每一个。终端电路204包括电阻器207、电阻器208、开关209以及开关210。数据输出电路203包括NAND (与非)电路251、NOR (或非)电路252、晶体管253以及晶体管254。在该示例性实施例中，解释了其中开关209和晶体管253是P沟道MOS晶体管并且开关210和晶体管254是N沟道MOS晶体管的情况。
[0029]在SoC电路100中，数据信号线DQ[O]通过外部端子201被连接到缓冲器202的输入端子和数据输出电路203的输出端子。
[0030]终端电路204被设置在外部端子201和缓冲器202之间。在终端电路204中，将开关209和电阻器207串联地连接在高电势侧电源端子VDD与位于连接外部端子201和缓冲器202的信号线上的结点NI之间。将开关210和电阻器208串联地连接在低电势侧电源端子VSS和结点NI之间。换言之，将开关209的源极端子连接到高电势侧电源端子VDD。将开关209的漏极端子连接到电阻器207的一个端子。将电阻器207的另一端子连接到电阻器208的一个端子。将电阻器208的另一端子连接到开关210的漏极端子。将开关210的源极端子连接到低电势侧电源端子VSS。将电阻器207的另一端子和电阻器208的一个端子共同地连接到结点NI。注意,可以互换(switch around)在高电势侧电源端子VDD和结点NI之间串联连接的开关209和电阻器207。类似地，可以互换在低电势侧电源端子VSS和结点NI之间串联连接的开关210和电阻器208。
[0031]将缓冲器202的输出端子连接到控制电路205的用于输入数据的输入端子IN。将控制电路205的输出端子Cl连接到开关209的栅极端子，并且通过反相器206将控制电路205的输出端子Cl连接到开关210的栅极端子。在其它的双向信号线中也采用这样的外围电路构造。注意，对这些双向信号线共同地设置控制电路205。
[0032]将控制电路205的用于输出数据的输出端子OUT连接到数据输出电路203中的NOR电路252的一个输入端子和NAND电路251的一个输入端子。将控制电路205的用于输出控制信号230的输出端子El连接到NAND电路251的另一输入端子，并且通过数据输出电路203中的反相器255将输出端子El连接到NOR电路252的另一输入端子。将NAND电路251的输出端子连接到晶体管253的栅极端子。将NOR电路252的输出端子连接到晶体管254的栅极端子。将晶体管253和254串联地连接在高电势侧电源端子VDD和低电势侧电源端子VSS之间。换言之，晶体管253和254组成反相器。将晶体管253的漏极端子和晶体管254的漏极端子共同地连接到位于连接缓冲器202和外部端子201的信号线上的结点。在其它的双向信号线中也采用这样的外围电路构造。
[0033]接下来，将描述根据本发明的第一示例性实施例的半导体集成电路的操作。在下文中解释其中SoC电路100接收(读取)从SDRAM101发送的诸如数据DQ的数据。首先，SoC电路100向SDRAM电路101输出控制信号CMD。此后，例如，SDRAM电路101将存储在由控制信号CMD指定的地址的存储器区域中的数据DQ以及选通信号DQS和DQSB发送到SoC电路100。在该情况下，从SDRAM电路101发送的数据DQ具有预定的突发长度。
[0034]SoC电路100通过相应的信号线、外部端子201以及缓冲器202接收从SDRAM电路101输出的每个信号。注意，SoC电路100接收与选通信号DQS和DQSB同步的数据DQ。将由SoC电路100接收到的数据DQ输入到控制电路205和其它的外围电路(未示出)。在SoC电路100开始发送控制信号CMD时的时间与SoC电路100开始接收相应的数据DQ时的时间之间的时段被称为读取时延(RL)。
[0035]当接收从SDRAM电路101发送的数据时，SoC电路100控制相应的终端电路204的ODT功能被接通以降低在数据信号线DQ和选通信号线DQS和DQSB上出现的电源噪声。具体地，SoC电路100基于来自控制电路205的控制信号200来控制设置在相应的终端电路204中的开关209和210被接通，并且将相应的信号线上的结点设定成预定电势(例如，高电势侧电源电压VDD的一半)。这使得SoC电路100能够通过降低包括在接收到的数据中的电源噪声来准确地接收数据。
[0036]此外，SoC电路100基于来自控制电路205的控制信号230来控制数据输出电路203不向SDARM电路101输出数据。换言之，SoC电路100基于L电平的控制信号230来控制数据输出电路203的输出被设定成高阻抗状态(HiZ)。当控制信号230是L电平时，因为晶体管253和254都被控制成截止，所以数据输出电路230的输出指示HiZ。这使得SoC电路100能够在不受从数据输出电路203输出的其它数据影响的情况下准确地接收从SDRAM电路101发送的数据。
[0037]在下文中解释其中SoC电路100向SDRAM电路101发送(写入)数据的情况。首先，SoC电路100向SDRAM电路101输出控制信号CMD。此后，SoC电路100向SDRAM电路101发送数据DQ以及选通信号DQS和DQSB。在该情况下，从SoC电路100发送的数据DQ
具有预定的突发长度。
[0038]然后，SDRAM电路101接收与选通信号DQS和DQSB同步的数据DQ。例如，将数据DQ写入到由控制信号CMD指定的地址的存储器区域。在SoC电路100开始发送控制信号CMD时的时间与SoC电路100开始发送相应的数据DQ时的时间之间的时段被称为写入时延(WL)。
[0039]当向SDRAM电路101发送数据时，SoC电路100控制相应的终端电路204的ODT功能被断开。具体地，SoC电路100基于来自控制电路205的控制信号200来控制设置在相应的终端电路204中的开关209和210被断开，从而防止通过数据输出电路203和外部端子201向SDRAM电路101发送的数据的电势衰减。这使得SoC电路100能够准确地发送数据。
[0040]SoC电路100基于来自控制电路205的控制信号230来控制数据输出电路203向SDRAM电路101输出数据。换言之，SoC电路100基于H电平的控制信号230来控制数据输出电路203向SDRAM电路101输出数据。当控制信号230是H电平时，根据从控制电路205输出的数据，晶体管253和254被控制为导通和截止。因此，SoC电路100向SDRAM电路101发送数据。
[0041]以该方式，SoC电路100基于控制信号CMD来在其中SoC电路100接收从SDRAM电路101发送的数据的读取模式和其中SoC电路100向SDRAM电路101发送数据的写入模式之间进行切换。注意，SoC电路100以预定的时间间隔输出具有与时钟信号CK的一个周期相对应的数据长度的控制信号CMD。
[0042]例如，SoC电路100在读取模式下接收诸如数据DQ的数据或者在写入模式下发送数据，并且在预定的时间间隔之后，在相同的模式下接收或发送另一数据。替代地，SoC电路100在读取模式下接收诸如数据DQ的数据或者在写入模式下发送数据，并且在预定的时间间隔之后，在不同的模式下接收或者发送另一数据。重复如上所述的数据发送和接收。
[0043]根据该示例性实施例的SoC电路100展示当SoC电路100以写入模式发送诸如数据DQ的数据时，并且在预定的时间间隔之后，以写入模式再次发送另一数据时的特性。参考图3来描述在该情况下的SoC电路100的操作。
[0044]首先，SoC电路100向SDRAM电路101输出控制信号CMD(由图3中所示的“A”指示并且在下文中被称为“写入命令A”)。然后，在写入时延WL的时段(图3中所示的“C”)之后，SoC电路100向SDRAM电路101发送具有预定突发长度的数据DQ (图3中所示的“D”)和相应的选通信号DQS和DQSB。
[0045]在该情况下，当发送数据时，SoC电路100控制相应的数据输出电路203来输出数据。
[0046]在输出写入命令A之后，在预定的时间间隔的时段(图3中所示的“B”)之后，SoC电路100输出写入命令E(图3中所示的“E”)。然后，在写入时延WL的时段(图3中所示的“F”)之后，SoC电路100向SDRAM电路101发送具有预定突发长度的数据DQ (图3中所示的“G” )和相应的选通信号DQS和DQSB。
[0047]在该情况下，控制电路205基于写入命令(A、E)的间隔⑶、写入时延WL(C、F)以及数据DQ的突发长度(D、G)来计算其中没有发送数据DQ的时段(H)。基于由此获得的时段，控制电路205确定在其中没有发送数据DQ的时段⑶期间数据输出电路203是否输出数据。然后，控制电路205基于该确定的结果来将控制信号230输出到数据输出电路203。
[0048]当时段⑶小于或者等于预定阈值时，数据输出电路203在时段⑶期间保持输出数据DQ(D)的最后数据(图3中示出的数据“03”)。当时段(H)超过预定阈值时，数据输出电路203在时段(H)期间将输出切换成HiZ。
[0049]在重复写入模式的情况下，当数据输出电路203在其中没有执行数据传输的时段(例如，图3中所示的“H”)期间保持输出最后的数据时，由于数据输出电路203将输出切换成HiZ而导致可能出现的电源噪声不会出现在数据输出电路203的输出侧处的信号线上。因此，SoC电路100能够通过降低在现有技术中已经成为问题的电源噪声来准确地发送数据。
[0050]在重复写入模式的情况下，当其中没有执行数据传输的时段(例如，图3中所示的“H”)超过阈值时，在其中没有执行数据传输的时段期间数据输出电路203将输出切换成HiZ。在该情况下，因为其中没有执行数据传输的时段足够长，所以由切换数据输出电路203的输出状态所引起的相应的信号线上的电源噪声收敛。换言之，在不受电源噪声影响的情况下，SoC电路100能够发送从数据输出电路203输出的另一数据。这使得SoC电路100能够通过降低电源噪声的效应来准确地发送数据。注意，只要在下一次数据传输开始时的时间之前收敛电源噪声，就可以任意地确定将数据输出电路203的输出切换成HiZ的时序。
[0051]如上所述，在数据发送电路(例如，SoC电路100)持续地发送数据的情况下，根据该示例性实施例的半导体集成电路基于数据发送间隔来控制包括在数据发送电路中的数据输出电路(例如，数据输出电路203)的输出。换言之，根据该示例性实施例的半导体集成电路持续控制数据输出电路来输出数据或者将输出切换成HiZ。这使得根据该示例性实施例的半导体集成电路能够通过降低电源噪声的效应来准确地发送数据。
[0052]注意，本发明不限于上述示例性实施例，但是在本发明的范围内能够适当地进行修改。例如，尽管上述的示例性实施例已经描述了其中SoC电路100向SDRAM电路101发送数据的示例，但是本发明不限于此。本发明还适用于其中SDRAM电路101向SoC电路100发送数据的电路构造。在该情况下，与包括在SoC电路100中的数据输出电路203的情况一样，必须控制包括在SDRAM电路101中的数据输出电路。
[0053]尽管上述示例性实施例已经描述下述示例，其中，当数据发送电路(例如，SoC电路100)持续发送数据时，控制电路205基于诸如写入命令的地址命令的间隔、写入时延WL以及数据DQ的突发长度来输出控制信号(例如，控制信号230)，但是本发明不限于此。本发明还适用于下述电路构造，该电路构造用于如果能够基于数据发送间隔来控制数据输出电路203的输出，则基于上述的信息中的至少一条(例如，地址命令的间隔)来输出控制信号(例如，控制信号230)。
[0054]尽管上述示例性实施例已经描述了用于数据输出电路203的输出的信号线是双向信号线的情况，但是本发明不限于此。本发明还适用于其中用于数据输出电路203的输出的信号线是专用于发送数据的信号线的电路构造。
[0055]终端电路不限于在上述示例性实施例中说明的电路。本发明还适用于包括串联地连接在具有预定的电势(例如，高电势侧电源电压VDD的一半)的电源端子和相应的信号线上的结点之间的电阻器和开关的电路构造。此外，尽管上述的示例性实施例已经描述了包括终端电路的情况，但是本发明不限于此。本发明还适用于其中不包括终端电路的电路构造。
[0056]尽管上述示例性实施例已经描述了其中半导体集成电路包括单个SDRAM电路的示例，但是本发明不限于此。根据本发明的半导体集成电路还适用于包括多个SDRAM电路的电路构造。
[0057]虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将认识至IJ，可以在所附的权利要求的精神和范围内通过各种修改来实践本发明，并且本发明并不限于上述示例。
[0058]此外，权利要求的范围不受上述的示例性实施例的限制。
[0059]此外，应当注意，本 申请人:希望即使在后期的审查过程中对权利要求进行过修改也涵盖所有权利要求要素的等同形式。
【权利要求】
1.一种半导体集成电路，包括: 外部端子，所述外部端子被配置为输出第一写入命令，并且在所述第一写入命令之后进一步输出具有第一突发长度的第一突发数据，并且所述外部端子被配置为在所述第一写入命令之后输出第二写入命令，并且在所述第二写入命令和所述第一突发数据的最后数据之后进一步输出具有第二突发长度的第二突发数据，其中，所述外部端子继续输出所述第一突发数据的最后数据，直至从所述外部端子输出所述第二突发数据。
2.根据权利要求1所述的半导体集成电路，其中，所述外部端子继续输出所述第一突发数据的最后数据直至从所述外部端子输出所述第二突发数据的时段基于来自所述外部端子的所述第一写入命令和来自所述外部端子的所述第二写入命令。
3.根据权利要求2所述的半导体集成电路，其中，所述时段还基于所述第一突发长度和所述第二突发长度。
【文档编号】G11C7/10GK104252875SQ201410398881
【公开日】2014年12月31日 申请日期:2010年9月8日 优先权日:2009年9月8日
【发明者】光明雅泰, 饭塚洋一 申请人:瑞萨电子株式会社