用于向量处理器上的融合耙指操作的指令和方法

用于向量处理器上的融合耙指操作的指令和方法
【专利摘要】本文描述了用于在向量处理器上执行耙指操作的系统和方法。在一个实施例中，一种用于耙指处理的方法包括：将样本从寄存器加载到执行单元，在执行单元中对样本执行耙指操作，以及将来自耙指操作的结果写到寄存器。执行耙指操作包括：执行有限冲激响应(FIR)滤波操作；以及执行解扩操作，其中来自FIR滤波操作的经滤波的样本被输入到解扩操作而不经过寄存器。
【专利说明】用于向量处理器上的融合耙指操作的指令和方法
[0001 ] 背景 [0002] 领域
[0003] 本公开的各方面一般涉及向量处理器，并且更具体地涉及向量处理器上的耙指操 作。
[0004] 背景
[0005] 向量处理器可被用来通过对数据向量执行算术和逻辑操作来加速基带信号的处 理(例如，在无线设备中），其中每一数据向量包括一组数据样本。向量处理器可包括可被编 程以对数据向量执行各种向量操作的可重配置的数据路径、逻辑和算术器件（例如，加法 器、乘法器、累加器，等等）。
[0006] 概述
[0007] 以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概 述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性 要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或更 多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
[0008] 根据一方面，本文中描述了一种用于耙指处理的方法。该方法包括将样本从寄存 器加载到执行单元，在执行单元中对样本执行耙指操作，以及将来自耙指操作的结果写到 寄存器。执行耙指操作包括:执行有限冲激响应(FIR)滤波操作；以及执行解扩操作，其中来 自FIR滤波操作的经滤波的样本被输入到解扩操作而不经过寄存器。
[0009] 第二方面涉及一种用于耙指处理的装备。该装备包括用于将样本从寄存器加载到 执行单元的装置;用于在执行单元中对样本执行耙指操作的装置，以及用于将来自耙指操 作的结果写到寄存器的装置。用于执行耙指操作的装置包括:用于执行有限冲激响应(FIR) 滤波操作的装置;以及用于执行解扩操作的装置，其中来自用于执行FIR滤波操作的装置的 经滤波的样本被输入到用于执行解扩操作的装置而不经过寄存器。
[0010]第三方面涉及一种执行单元。该执行单元包括:读取电路，其被配置成将样本从寄 存器加载到执行单元;耙指电路，其被配置成在执行单元中对样本执行耙指操作；以及写入 电路，其被配置成将来自耙指电路的结果写到寄存器。耙指电路包括:有限冲激响应(FIR) 滤波电路，其被配置成执行FIR滤波操作；以及解扩电路，其被配置成执行解扩操作，其中来 自FIR滤波电路的经滤波的样本被输入到解扩电路而不经过寄存器。
[0011]为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利 要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说 性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并 且所描述的实施例旨在涵盖所有此类方面及其等效方案。
[0012] 附图简述
[0013] 图1是向量处理器的框图。
[0014] 图2示出根据本公开的一实施例的可被实现在向量处理器中的耙指电路。
[0015] 图3示出根据本公开的一实施例的被配置成补偿载波频率偏移的旋转器。
[0016] 图4示出了根据本公开的一实施例的有限冲激响应(FIR)滤波电路。
[0017] 图5A示出根据本公开的一实施例的实现两个四抽头FIR滤波器的FIR滤波电路的 示例。
[0018] 图5B示出根据本公开的一实施例的实现八抽头FIR滤波器的FIR滤波电路的示例。
[0019] 图6A示出根据本公开的一实施例的配置成处理两个四抽头FIR滤波器的输出以生 成早期、准时和晚期码元的解扩电路的示例。
[0020] 图6B示出根据本公开的一实施例的配置成处理八抽头FIR滤波器的输出以生成两 个信道的准时码元的解扩电路的示例。
[0021] 图6C示出根据本公开的一实施例的配置成处理八抽头FIR滤波器的输出以生成信 道的早期和晚期码元的解扩电路的示例。
[0022]图7示出了根据本公开的一实施例的快速傅立叶变换(FFT)电路的示例。
[0023]图8示出了根据本公开的一实施例的具有旋转因子乘法的FFT电路。
[0024] 图9示出根据本公开的一实施例的用于使用主同步信道(P-SCH)码来进行时间同 步的时序图。
[0025] 图10示出根据本公开的一实施例的用于执行时间搜索的电路。
[0026] 图11示出根据本公开的一实施例的P-SCH码和多个副SCH(S-SCH)码的时序图。
[0027] 图12示出根据本公开的一实施例的用于执行码搜索的电路。
[0028] 图13示出根据本公开的一实施例的可被编程成执行时间搜索和码搜索的解扩电 路。
[0029]图14A和14B解说了根据本公开的一实施例的用于耙指处理的方法。
[0030] 详细描述
[0031]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理 解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在 一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。
[0032]向量处理器可被用来通过对数据向量执行算术和逻辑操作来加速基带信号的处 理，其中每一数据向量包括一组数据样本。图1示出向量处理器110的示例，包括向量寄存器 120、向量执行单元130、指令分派电路140以及程序存储器150。向量执行单元130包括可被 配置(编程）以对数据向量执行各种向量操作的可重配置的数据路径、逻辑和算术器件(例 如，加法器、乘法器、累加器）。
[0033]在操作期间，需要被向量处理器110处理的数据向量被加载到向量寄存器120。指 令分派电路140从程序存储器150获取一个或多个指令，并将这些指令加载到向量执行单元 130以对向量执行单元130进行编程来执行一个或多个向量操作。向量执行单元130随后从 向量寄存器120读取数据向量并对该数据向量执行向量操作。向量执行单元130可以将向量 操作的结果存储在向量寄存器120中。
[0034]向量处理器110可被用来执行耙式接收机操作以处理多径信号。在来自发射机的 信号由于散射和反射而沿多条路径传播到接收机时，发生多径信号。这导致该信号的多个 版本(多径信号）在不同时间到达接收机。为处理多径信号，耙式接收机操作包括多个耙指 操作，其中每一耙指操作处理多径信号中的一个信号。
[0035] 耙指操作可包括旋转操作、有限冲激响应(FIR)滤波操作以及解扩操作。在耙指操 作被执行之前，接收到的信号通过模数转换器(ADC)被转换成样本(例如，以该信号的码片 速率的两倍速率来采样）。旋转操作对样本的相位进行旋转以补偿发射机与接收机之间的 载波频率偏移。FIR滤波操作确定样本值，这些样本值与ADC的采样时间有微小码片周期偏 移，以生成与特定多径信号的到达时间对齐的样本。解扩操作将经滤波的样本解扩成码元。 来自不同耙指操作的码元可被组合，例如使用最大比率组合，以获得经组合的码元以供进 一步处理(例如，解调、解码，等等）。将来自不同耙指操作的码元进行组合增加了码元的能 量，从而改进了性能。
[0036] 当前，向量处理器110需要多个指令才能执行耙指操作。更具体而言，需要分开的 指令来执行旋转操作、FIR滤波操作、以及解扩操作。为执行耙指操作，用于旋转操作的指令 被加载到向量执行单元130以配置向量执行单元130来执行旋转操作。向量执行单元130从 向量寄存器120读取样本，对样本执行旋转操作，并将经旋转的样本写到向量寄存器120。用 于FIR滤波操作的指令随后被加载到向量执行单元130以配置向量执行单元130来执行FIR 滤波操作。向量执行单元130从向量寄存器120读取经旋转的样本，对样本执行FIR滤波操 作，并将经滤波的样本写到向量寄存器120。用于解扩操作的指令随后被加载到向量执行单 元130以配置向量执行单元130来执行解扩操作。向量执行单元130从向量寄存器120读取经 滤波的样本，对样本执行解扩操作，并将经解扩的样本写到向量寄存器120。
[0037] 这一办法的缺点在于它需要用于旋转操作、FIR滤波操作、以及解扩操作的分开的 指令。此外，每一指令的执行涉及从向量寄存器120读取样本，对样本执行对应的操作，以及 将经处理的样本写回向量寄存器120以用于下一指令。这增加了执行耙指处理所需的时钟 周期的数量并增加了功耗。
[0038]本公开的各实施例提供了用于编程(配置）向量执行单元130来在单个指令中执行 旋转操作、FIR滤波操作以及解扩操作的系统和方法，从而显著地降低了执行耙指处理所需 的时钟周期的数量并降低了功耗。就此，图2示出了根据本公开的各实施例的可被实现在向 量执行单元130中的耙指电路205,如下文进一步讨论的。
[0039]在一个方面，向量处理器110可被实现在用户装备(UE)(例如，移动无线设备）中。 在这一方面，UE可包括经由一个或多个天线接收信号(例如，来自基站)的接收机电路。信号 可通过一个或多个路径来接收，并且可以用一个或多个码(例如，伪随机(PN)序列、正交码， 等等)来扩展。接收机电路将接收到的信号处理(例如，滤波、放大、数字化，等等)成样本。例 如，接收机电路可以按用来对接收到的信号进行扩展的码的码片速率的两倍速率来对该信 号进行采样。在这一示例中，样本可间隔开半个码片。每一样本可以是具有同相（I)和正交 (Q)分量的复数，并可包括多个位。样本可被临时存储在本地存储器(LMEM)中，并从LMEM被 加载到向量寄存器120以供向量处理器110处理，如下文进一步讨论的。
[0040] 参考图2,耙指电路205包括旋转器210、FIR滤波电路220、以及解扩电路230。在操 作中，读取电路207从向量寄存器120检索接收到的信号的样本，并将样本输入到旋转器 210。旋转器210对样本的相位进行旋转以补偿发射机与接收机(例如，基站和UE)之间的载 波频率偏移。载波频率偏移可以是由于例如用来生成发射机处的载波频率的振荡器与用来 生成接收机处的载波频率的振荡器之间的频率偏移。
[0041 ] FIR滤波电路220从旋转器210接收所得的经旋转的样本(表示为Rout)，并确定与 用来生成样本的ADC的采样时间有微小码片周期偏移的样本值。FIR滤波电路220通过内插 来做到这一点，其中每一滤波输出样本是通过将多个经旋转的样本(例如，四个或八个经旋 转的样本)中的每一者乘以相应滤波系数并对所得的乘积求和来生成的。
[0042]解扩电路230接收来自FIR滤波电路220的输出样本(表示为Fout)，并使用一个或 多个码来将样本解扩。对于每一个码，解扩电路230可以在该码的长度(例如，256个码片)上 累加该码的经解扩的样本以生成码元。在一个方面，解扩电路230可以通过码（例如，导频 码）的间隔开半个码片的三个经时移的版本来对输出样本解扩以生成早期、准时和晚期码 元，如下文进一步讨论的。
[0043] 写入电路235可以将码元写入向量寄存器120。执行单元130可以从向量寄存器120 访问码元以用于进一步处理。或者，码元可以在被写入电路235写入向量寄存器120之前经 历向量执行单元130中的附加电路的附加处理。码元也可被写到LMEM，其中码元可以由另一 处理器从LMEM访问以用于进一步处理(例如，组合、解调、解码，等等）。
[0044] 向量执行单元130中的耙指电路205能够在一个数据流中执行耙指操作（例如，旋 转、FIR滤波、以及解扩），而不必将中间结果(例如，经旋转的样本)临时存储在向量寄存器 120中。结果，在执行旋转操作之后，向量执行单元130不必被重新编程为执行FIR滤波操作。 类似地，在执行FIR滤波操作之后，向量执行单元130不必被重新编程为执行解扩操作。因 而，耙指电路205允许向量执行单元130被编程(配置)为在一个指令中执行耙指操作。
[0045] 图3示出了根据本公开的一实施例的旋转器210的示例性实现。在这一实施例中， 旋转器210包括串行-到-并行（S/P)电路310、第一复数乘法器320a、第二复数乘法器320b、 相位生成器330、以及查找表(LUT)电路340。
[0046] S/P电路310从向量寄存器120接收样本。如上所述，样本可以通过以码片速率的两 倍速率来对信号进行采样来生成。S/P电路310可以将接收到的样本的一半输入到第一乘法 器320a并将接收到的样本的另一半输入到第二乘法器320b。例如，S/P电路310可以将偶数 号样本输入到第一乘法器320a并将奇数号样本输入到第二乘法器320b，反之亦然。在这一 示例中，乘法器320a和320b每时钟周期并行地处理两个样本，其中这两个样本对应于一个 码元周期。
[0047] 相位生成器330接收频率误差和初始相位。频率误差表示发射机与接收机之间的 载波频率偏移。载波频率偏移显示为样本中的相位旋转。为补偿载波频率偏移，相位生成器 330基于频率误差和初始相位来生成相位，其中所生成的相位补偿由载波频率偏移所造成 的样本中的相位旋转。在一个方面，相位生成器330可为从S/P电路310输出到乘法器320a和 320b的每一对样本生成相位，其中这两个样本被旋转相同的相位。
[0048] 来自相位生成器330的相位被输入到LUT电路340IUT电路340根据将不同相位映 射到对应复数的查找表将每一相位转换成对应的复数。每一复数被输入到第一和第二乘法 器320a和320b，它们将来自S/P电路310的一对样本乘以该复数。复数乘法中的每一个将相 应样本旋转与该复数相对应的相位。
[0049]因而，对于每一周期，旋转器210将两个样本旋转相同的相位以补偿载波频率偏 移。旋转器210将每一周期的两个所得的经旋转的样本(表示为Rout[0]和Rout[l])并行地 输出到FIR滤波电路220。在一个方面，旋转器210可以在将每一经旋转的样本输出到FIR滤 波电路220之前对经旋转的样本进行圆整和饱和，以将经旋转的样本转换成所需格式（例 如，8SC格式）。
[0050]图4示出了根据本公开的一实施例的FIR滤波电路220的示例性实现。在这一实施 例中，FIR滤波电路220包括延迟线410、第一乘法和归并电路430-1、第二乘法和归并电路 430-2、求和器440、以及输出复用器450。如下文进一步讨论的，FIR滤波电路220可被编程为 按四抽头模式或八抽头模式操作。在四抽头模式中，FIR滤波电路220实现间隔开半码片的 第一四抽头FIR滤波器和第二四抽头FIR滤波器。在八抽头模式中，FIR滤波电路220实现八 抽头FIR滤波器。
[0051 ] 延迟线410包括多个延迟元件420-1至丨」420-8。在图4所示的示例中，延迟线410具有 八个抽头422-1到422-8,其中每一抽头422-1到422-8将延迟线410分接在延迟元件420-1到 420-8中的不同一个延迟元件的输出处。
[0052] 在一个方面，延迟元件420-1、420-3、420-5以及420-7串联地耦合，而延迟元件 420-2、420-4、420-6以及420-8并联地耦合。延迟元件420-1到420-8被布置在延迟线410中， 使得延迟元件420-1、420-3、420-5以及420-7与延迟元件420-2、420-4、420-6以及420-8交 错。旋转器210将来自第一乘法器320a的经旋转的样本Rout[0]输出到延迟元件420-2,并将 来自第二乘法器320b的经旋转的样本Rout [ 1 ]输出到延迟元件420-1。结果，来自第一乘法 器320a的经旋转的样本Rout[0]在延迟线410中沿延迟元件420-2、420-4、420-6以及420-8 向下传播，而来自第二乘法器320b的经旋转的样本Rout [ 1 ]在延迟线410中沿延迟元件420_ 1、 420-3、420-5以及420-7向下传播。因而，延迟线410每周期用两个样本来更新，并且延迟 线410中的样本每周期移位延迟线410中的两个抽头位置。例如，抽头422-2处的样本在一个 周期中被移位至抽头422-4。
[0053] 第一乘法和归并电路430-1耦合到延迟线410的抽头422-1至422-4。第一乘法和归 并电路430-1将来自抽头422-1至422-4中的每一者的样本乘以相应滤波系数，并对所得的 乘积求和。在FIR滤波电路220被编程为按四抽头模式操作时，第一乘法和归并电路430-1的 输出442被用于四抽头模式中的FIR滤波电路220所实现的第一四抽头FIR滤波器的滤波器 输出Fout[l]。在FIR滤波电路220被编程为按八抽头模式操作时，第一乘法和归并电路430-1的输出442被输入到求和器440以与第二乘法和归并电路430-2的输出444求和，如下文进 一步讨论的。
[0054] 取决于FIR滤波电路220的操作模式，第二乘法和归并电路430-2通过四个复用器 435-1到435-4耦合到延迟线410的抽头422-2到422-5或延迟线410的抽头422-5到422-8。在 四抽头模式中，复用器435-1到435-4将抽头422-2到422-5耦合到第二乘法和归并电路430- 2。 在这一模式中，第二乘法和归并电路430-2将来自抽头422-2至422-5中的每一者的样本 乘以相应滤波系数，并对所得的乘积求和。第二乘法和归并电路430-2的输出444由输出复 用器450输出为四抽头模式中的FIR滤波电路220所实现的第二四抽头FIR滤波器的滤波器 输出 Fout [0]。
[0055] 在八抽头模式中，复用器435-1到435-4将抽头422-5到422-8耦合到第二乘法和归 并电路430-2。在这一模式中，第二乘法和归并电路430-2将来自抽头422-5至422-8中的每 一者的样本乘以相应滤波系数，并对所得的乘积求和。求和器440将第二乘法和归并电路 430-2的输出444与第一乘法和归并电路430-1的输出442求和。求和器440的所得的输出446 由输出复用器450输出为八抽头模式中的FIR滤波电路220所实现的八抽头FIR滤波器的滤 波器输出Fout [0]。
[0056]因而，FIR滤波电路220可被编程为在四抽头模式中实现间隔开半码片的第一和第 二四抽头FIR滤波器，以及在八抽头模式中实现八抽头FIR滤波器。将明白，本公开不限于四 抽头和八抽头FIR滤波器，并且FIR滤波电路220可以实现其他大小的FIR滤波器。
[0057]图5A示出其中FIR滤波电路220被编程为在四抽头模式中实现第一和第二四抽头 FIR滤波器的示例。在这一示例中，第一乘法和归并电路430-1包括四个乘法器510-1到510-4和加法器520。乘法器510-1到510-4分别耦合到抽头422-1到422-4。每一乘法器510-1到 510-4被配置成将来自相应抽头的样本乘以相应滤波系数h0到h3。加法器520被配置成将来 自乘法器510-1到510-4的所得的乘积求和，以生成第一四抽头FIR滤波器的滤波器输出样 本。
[0058] 第二乘法和归并电路430-2包括四个乘法器515-1到515-4和加法器525。乘法器 515-1到515-4分别通过复用器435-1到435-4耦合到抽头422-2到422-5。每一乘法器515-1 到515-4被配置成将来自相应抽头的样本乘以相应滤波系数h0到h3。加法器525被配置成将 来自乘法器515-1到515-4的所得的乘积求和，以生成第二四抽头FIR滤波器的滤波器输出 样本。如图5A所示，第一和第二四抽头滤波器可以使用相同的滤波系数h0到h3。
[0059] 在这一示例中，第一和第二四抽头FIR滤波器每周期输出两个滤波器输出样本，其 中这两个滤波器输出样本间隔开半码片。更具体而言，来自第二四抽头FIR滤波器的滤波器 输出样本比来自第一四抽头FIR滤波器的滤波器输出样本提前半码片。这可以用参照图5A 来展示。图5A示出其中样本X[0]到X[3]被输入到由第二乘法和归并电路430-2实现的第二 四抽头FIR滤波器且样本X[l]到X[4]被输入到由第一乘法和归并电路430-1实现的第一四 抽头FIR滤波器的示例。样本索引指示样本的采样次序，其中较低的索引对应于较早的采样 时间。在这一示例中，第二四抽头滤波器的滤波器输出可如下给出：
[0060] Fout[0]=h0 · X[0]+hl · X[l]+h2 · X[2]+h3 · X[3]式（1)。
[0061 ]第一四抽头滤波器的滤波器输出可如下给出：
[0062] Fout[l]=ho · X[l]+hl · X[2]+h2 · X[3]+h3 · X[4]式(2)。
[0063] 因而，用于第二四抽头FIR滤波器的滤波器输出Fout[0]是根据样本X[0]到X[3]来 生成的，样本x[0]到x[3]比用于第一四抽头FIR滤波器的对应样本X[l]到X[4]早半码片。结 果，来自第二四抽头FIR滤波器的滤波器输出样本比来自第一四抽头FIR滤波器的滤波器输 出样本提前半码片。在一个方面，每一滤波器输出样本可在被输出到解扩电路230之前被截 短并饱和以将滤波器输出样本转换成所需格式(例如，16SC格式）。
[0064] 因而，用于将FIR滤波电路220编程为按四抽头模式操作的指令可以指令复用器 435-1到435-4分别选择抽头422-2到422-5以用于输入到第二乘法和归并电路430-2的乘法 器515-1到515-4。该指令还可指令输出复用器450选择第二乘法和归并电路430-2的输出以 用于输出到解扩电路230。此外，该指令可以用滤波系数h0到h3来编程每一乘法和归并电路 430-1到430-2。如上所述，FIR滤波器被用来确定与用来生成输入到耙指电路205的样本的 ADC的采样时间有微小码片周期偏移的样本值。滤波系数h0到h3的值可被选择以达成所需 的微小码片周期偏移。下文提供用于确定由耙指电路205处理的信号的到达时间的示例性 技术。
[0065] 图5B示出其中FIR滤波电路220被编程为在八抽头模式中实现八抽头FIR滤波器的 示例。在这一示例中，第二乘法和归并电路430-2中的乘法器515-1到515-4分别通过复用器 435-1到435-4耦合到抽头422-5到422-8。每一乘法器515-1到515-4将来自相应抽头的样本 乘以相应滤波系数h0到h3。加法器525将来自乘法器515-1到515-4的所得的乘积求和，并将 所得的总和输出到求和器440。
[0066] 第一乘法和归并电路430-1中的乘法器510-1到510-4分别耦合到抽头422-1到 422-4。每一乘法器510-1到510-4将来自相应抽头的样本乘以相应滤波系数h4到h7。加法器 520将来自乘法器510-1到510-4的所得的乘积求和，并将所得的总和输出到求和器440。求 和器440随后将来自第一和第二乘法和归并电路430-1和430-2的两个总和进行求和。来自 求和器440的所得的总和提供用于八抽头FIR滤波器的滤波器输出样本。八抽头FIR滤波器 的滤波器输出可如下给出：
[0067] Fout[0]=ho · X[0]+hl · X[l]+h2 · X[2]+h3 · X[3]+h4 · X[4]+h5 · X[5]+h6 · X [6]+h7?X[7]式(3)
[0068] 其中X[0]到X[7]分别是来自抽头422-8到422-1的样本，如图5B所示。在一个方面， 每一滤波器输出样本可在被输出到解扩电路230之前被截短并饱和以将滤波器输出样本转 换成所需格式(例如，16SC格式）。
[0069] 因而，用于将FIR滤波电路220编程为按八抽头模式操作的指令可以指令复用器 435-1到435-4分别选择抽头422-5到422-8以用于输入到第二乘法和归并电路430-2的乘法 器515-1到515-4。该指令还可指令求和器440对第一和第二乘法和归并电路430-1和430-2 的输出求和，并指令输出复用器450选择求和器440的输出446以用于输出到解扩电路230。 此外，该指令可以用八抽头FIR滤波器的滤波系数h0到h7的不同一半来编程每一乘法和归 并电路430-1到430-2。八抽头模式中的八抽头FIR滤波器能够以比四抽头模式中的任一四 抽头FIR滤波器更高的分辨率来内插样本值，并可以在需要满足较严格的定时约束时使用。
[0070] 图6A示出了根据本公开的一实施例的解扩电路230的示例性实现。在图6A所示的 示例中，解扩电路230被配置成处理来自四抽头模式的FIR滤波电路220的滤波器输出Fout [0]和Fout[l]。解扩电路230包括第一和第二码生成器625-1和625-2,第一和第二延迟元件 630-1和630-2,以及第一、第二、第三和第四解扩块610-1到610-4。每一解扩块610-1到610-4包括乘法器615-1到615-4和累加器620-1到620-4。
[0071] 在操作中，第一码生成器625-1生成与第一信道(CH)相对应的第一码。第一信道可 包括导频信道（例如，共用导频信道(CPICH))，且第一码可具有预定码长（例如，256个码 片）。第一码被输入到第一解扩块610-1。第一码由第一延迟元件630-1延迟一个码片，以生 成经码片延迟的第一码，它被输入到第二和第三解扩块610-2和610-3。来自第一四抽头FIR 滤波器的滤波器输出Fout[l]被输入到第一和第三解扩块610-1和610-3,且来自第二四抽 头FIR滤波器的滤波器输出Fout [ 0 ]被输入到第二解扩块610-2。
[0072] 在第一解扩块610-1，相应乘法器615-1用第一码来对滤波器输出Fout[l]解扩。相 应累加器620-1在第一码的长度(例如，256个码片）上累加来自相应乘法器615-1的经解扩 的输出，以生成第一信道的早期码元(在图6A中表示为CHl早期）。
[0073] 在第二解扩块610-2,相应乘法器615-2用经码片延迟的第一码来对滤波器输出 Fout[0]解扩。相应累加器620-2在第一码的长度(例如，256个码片)上累加来自相应乘法器 615-2的经解扩的输出，以生成第一信道的准时码元(在图6A中表示为CHl准时）。来自第一 解扩块610-1的早期码元相对于来自第二解扩块610-2的准时码元早半个码片。
[0074] 在第三解扩块610-3,相应乘法器615-3用经码片延迟的第一码来对滤波器输出 Fout[l]解扩。相应累加器620-3在第一码的长度(例如，256个码片)上累加来自相应乘法器 615-3的经解扩的输出，以生成第一信道的晚期码元(在图6A中表示为CHl晚期）。来自第三 解扩块610-3的晚期码元相对于来自第二解扩块610-2的准时码元晚半个码片。
[0075]因而，对于每一码元周期，解扩电路230可以输出用于第一信道(例如，CPICH)的早 期、准时和晚期码元。早期、准时和晚期码元可被处理以确定耙指电路205的定时是否需要 被更新，例如由于发射机与接收机之间的变化的信道条件。例如，早期、准时和晚期码元的 能量水平可被计算，并彼此比较以确定码元中的哪一者具有最高能量水平。如果准时码元 具有最高能量水平，则耙指电路205的当前定时被维持。如果早期码元具有最高能量水平， 则耙指电路205的定时可被提前半个码片，并且如果晚期码元具有最高能量水平，则耙指电 路205的定时可被推后半个码片。
[0076]第二码生成器625-2生成与具有预定码长的第二信道(CH2)的第二码。第二码可以 与第一码在时间上对齐。第二码由第二延迟元件630-2延迟一个码片，以生成经码片延迟的 第二码，它被输入到第四解扩块610-4。来自第二四抽头FIR滤波器的滤波器输出Fout [ 0 ]被 输入到第四解扩块610-4。
[0077] 在第四解扩块610-4,相应乘法器615-4用经码片延迟的第二码来对滤波器输出 Fout[0]解扩。相应累加器620-4在第二码的长度上累加来自相应乘法器615-4的经解扩的 输出，以生成用于第二信道的准时码元(在图6A中表示为CH2准时）。
[0078] 在图6A所示的示例中，解扩电路230-次输出四个码元（即，用于第一信道(CHl)的 早期、准时和晚期码元以及用于第二信道(CH2)的准时码元）。然而，将明白，本公开不限于 四个码元。例如，解扩电路230可以使用附加的码生成器和/或解扩块来根据滤波器输出 Fout[0]和Fout[l]生成四个以上码元。
[0079]图6B示出其中解扩电路230被配置成处理来自八抽头模式中的FIR滤波器230的滤 波器输出Fout[0]以生成用于第一和第二信道(CH1和CH2)的准时码元的示例。来自第一码 生成器625-1的第一码被输入到第二解扩块610-2,且来自第二码生成器625-2的第二码被 输入到第四解扩块610-4。来自由FIR滤波电路220实现的八抽头FIR滤波器的滤波器输出 Fout [ 0 ]被输入到第二和第四解扩块610-2和610-4两者。
[0080] 在第二解扩块610-2中，相应乘法器615-2使用第一码对滤波器输出Fout[0]解扩， 且相应累加器620-2在第一码的长度上(码元周期）累加来自相应乘法器615-2的经解扩的 输出，以生成用于第一信道的准时码元(CH1准时）。在第四解扩块610-4中，相应乘法器615-4使用第二码对滤波器输出Fout[0]解扩，且相应累加器620-4在第二码的长度上（码元周 期）累加来自相应乘法器615-4的经解扩的输出，以生成用于第二信道的准时码元(CH2准 时)。
[0081 ]图6C示出其中解扩电路230被配置成处理来自八抽头模式中的FIR滤波器230的滤 波器输出Fout[0]以生成用于第一信道(CHl)的早期和晚期码元的示例。第一码由第一延迟 元件630-1延迟一个码片，以生成经码片延迟的第一码，它被输入到第四解扩块610-4。来自 由FIR滤波电路220实现的八抽头FIR滤波器的滤波器输出Fout[0]被输入到第二和第四解 扩块610-2和610-4两者。
[0082] 在第二解扩块610-2中，相应乘法器615-2使用第一码对滤波器输出Fout[0]解扩， 且相应累加器620-2在第一码的长度上(码元周期）累加来自相应乘法器615-2的经解扩的 输出，以生成用于第一信道的早期码元(CH1早期）。在第四解扩块610-4中，相应乘法器615-4使用经码片延迟的第一码对滤波器输出Fout[0]解扩，且相应累加器620-4在第一码的长 度上（码元周期）累加来自相应乘法器615-4的经解扩的输出，以生成用于第一信道的晚期 码元(CH1晚期）。晚期码元相对于早期码元晚一个码片。这是因为由于第一延迟元件630-1， 解扩在第四解扩块610-4中比在第二解扩块615-2中晚一个码片开始。
[0083] 为生成八抽头模式中的早期、准时和晚期码元，解扩电路230可以被交替地编程为 图6B和6C中所示的配置。例如，可使用将码路径配置到第四解扩块610-4的路由电路(未示 出）将解扩电路230交替地编程为图6B和6C中的配置。路由电路可包括一个或多个可编程开 关。例如，对于图6B中的配置，路由电路可被编程为形成第二码生成器625-2与第四解扩块 610-4中的乘法器615-4之间的路径。对于图6C中的配置，路由电路可被编程为形成第一码 生成器625-1与第四解扩块610-4中的乘法器615-4之间的通过延迟元件630-1的路径。 [0084] 路由电路也可被用来将解扩电路230编程为图6A中所示的配置。就此，对于图6A中 的配置，路由电路可被编程为形成第一码生成器625-1与第二解扩块610-2中的乘法器615-2之间的通过第一延迟元件630-1的路径，并形成第二码生成器625-2与第四解扩块610-4中 的乘法器615-4之间的通过第二延迟元件630-2的路径。
[0085]在一个实施例中，向量执行单元130可被编程(配置)为执行快速傅立叶变换(FFT) 操作，重用用于耙指电路205的组件。FFT操作可被用来将时域样本转换成频域样本。
[0086]四点FFT可由以下矩阵乘法来表达： )、，!] rM/|X W12 pll >f2iL W21 ^23 W 24|1>I：2!| 障]妁厂冰32奴33谈M :? :丨 iw4l w42 w43 W44J I X4Ij ' 式
[0088] 其中xl到x4是FFT的输入样本，yl到y4是FFT的输出样本，且wll到w44是4x4FFT矩 阵的矩阵系数。矩阵系数中的每一者可具有值+1、1、+j或-j，其中j是虚数。
[0089] 图7示出根据本公开的一实施例的可被实现在向量执行单元130中的FFT电路705 的示例。在图7所示的示例中，FFT电路705执行四点FFT操作，但将明白，本公开的各实施例 可以执行其他大小的FFT操作。
[0090] FFT电路705包括四个框710-1到710-4,其中每一个框接收输入到FFT电路705的样 本(例如，来自向量寄存器120)。为执行四点FFT操作，每一个框710-1到710-4接收四个输入 样本（即，xl到x4)，并根据这四个输入样本来生成四个输出样本（即，yl到y4)中的相应一 个。例如，框710-1生成输出样本y 1。每一个框710-1到710-4包括配置成将每一输入样本乘 以相应矩阵系数的乘法器715-1到715-4,以及配置成在四个样本上累加相应乘法器715-1 到715-4的输出以生成相应输出样本的累加器720-1到720-4。
[0091] 高阶FFT操作（例如，16点FFT操作)可以用多个四点FFT操作来执行。这可以通过将 高阶FFT操作分解成多个阶段来进行，其中在每一阶段执行多个四点FFT操作。例如，16点 FFT操作可被分解成两个阶段，其中在每一阶段执行四个四点FFT操作。
[0092]就此，图8示出了根据本公开的一实施例的可被实现在向量执行单元130中以执行 高阶FFT操作的FFT电路805TFT电路805包括乘法器810和来自先前实施例的框710-1到 710-4。对于第一阶段之后的每一阶段，在将样本输入到四个框710-1到710-4之前，乘法器 810将每一样本乘以旋转因子。旋转因子反映允许使用多个四点FFT操作来执行较高阶FFT 操作的较高阶FFT操作的属性。
[0093] FFT电路805可以重用耙指电路205的组件。例如，框710-1到710-4可以对应于解扩 电路230中的解扩块610-1到610-4。在另一示例中，乘法器715-1到715-4可对应于FIR滤波 电路220中的乘法器510-1到510-4和515-1到515-4中的四个乘法器。
[0094]向量执行单元130还可被编程为处理重用用于实现耙指电路205的组件的码分多 址(CDMA)通信系统中的信号，如下文进一步讨论的。例如，向量执行单元130可被编程(配 置)来为包括基站网络的CDMA系统中的UE(例如，无线移动设备)执行时间搜索和/或码搜 索。CDM系统中的每一基站可被配置成向CDM系统的覆盖区域(蜂窝小区）内的UE提供服务 (例如，语音、数据和多媒体服务）。
[0095] 为定位⑶MA系统中的基站，UE可首先搜索基站所广播的同步信号。同步信号可由 CDMA系统中的所有基站共用的主同步信道(P-SCH)码来扩展。P-SCH码是UE先验已知的；然 而，UE可能不知道P-SCH码的定时。
[0096] 图9是解说使用P-SCH码的时间同步的时间图。在这一示例中，基站使用包括时隙 序列的定时结构来传送信号。每一时隙可包括2560个码片或另一数目的码片。在每一时隙 的开始，基站可以传送用P-SCH码来扩展的同步信号，其中P-SCH码可包括256个码片或另一 数目的码片。在图9所示的示例中，PSCH码(例如，256)横跨时隙的时段(例如，2560个码片） 的百分之十。如下文进一步讨论的，向量执行单元130可被编程来搜索P-SCH码以确定时隙 的定时。
[0097] 图10示出根据本公开的一实施例的在向量执行单元130中实现的时间搜索电路 1005。时间搜索电路1005包括码生成器1025、串联地耦合的多个延迟元件1030-1到1030-(M-I)、以及多个解扩块1010-1到1010-M。每一解扩块1010-1到1010-M包括乘法器1015-1到 1015-M 和累加器 1020-1 到 1020-M。
[0098]时间搜索电路1005可以重用来自耙指电路205的组件。例如，解扩块1010-1到 1010-M中的四个可对应于耙指电路205中的解扩块610-1到610-4,码生成器1025可对应于 耙指电路205中的码生成器625-1或625-2之一，且延迟元件1030-1到1030-(M-1)中的两个 可对应于耙指电路205中的延迟元件630-1和630-2。在一个方面，来自向量寄存器120的样 本可在被输入到时间搜索电路1005之前被旋转器210旋转和/或被FIR滤波电路220滤波。 [0099] 在操作中，码生成器1025生成P-SCH码，该P-SCH码沿多个延迟元件1030-1到1030-(M-1)向下传播。每一延迟元件1030-1到10 30- (M-1)的输出提供P-SCH码的经不同时延的版 本，并且因此提供P-SCH码的不同经时移的版本。在一个方面，每一延迟元件1030-1到1030-(M-I)可具有一个码片的时延。在这一方面，延迟元件1030-1到1030-(M-1)所输出的P-SCH 码的各经时移的版本间隔开一个码片。P-SCH码的每一经时移的版本被馈送到解扩块1010-1到1010-M中的相应一个解扩块，如在图10中所示。
[0100] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用P-SCH码的相应 经时移的版本来将输入到时间搜索电路1005的样本解扩。相应累加器1020-1到1020-M在P-SCH码的长度上（例如，256个码片）累加相应乘法器1015-1到1015-M的输出以生成一个码 元。相应累加器1020-1到1020-M在P-SCH码的相应经时移的版本的开始处开始累加。
[0101] 解扩块1010-1到1010-M输出M个码元，其中每一码元对应于P-SCH码的一不同经时 移的版本，并且因此对应于不同时间假言。码元可被存储在向量寄存器120中以用于进一步 处理。在一个实施例中，码元可在被存储在向量寄存器120中之前在向量执行单元130中经 历附加处理。例如，每一码元可被舍入并饱和以将该码元转换成所需格式(例如，16SC15格 式)。
[0102] 在图9所示的示例中，N个时间假言920-1到910-N被用来确定时隙的边界。如果时 间假言920-1到920-N间隔开一个码片，且该时隙横跨2560个码片，则可需要2560个时间假 言（即，N = 2560)。如上所述，时间搜索电路1005-次生成与M个不同时间假言相对应的M个 码元。如果M小于N，则时间搜索电路1005可以在多次迭代期间生成与N个时间假言相对应的 N个码元，其中时间搜索电路1005在每次迭代中生成与M个时间假言相对应的M个码元。对于 每一迭代，输入到时间搜索电路1005的样本可相对于在前次迭代中输入到时间搜索电路 1005的样本移位达M个码片。
[0103] N个码元可被存储在向量寄存器120中以用于进一步处理。在一个方面，与基站的 时隙同步是通过确定每一码元的能量水平来达成的。在这一方面，UE可以假定与具有最高 能量水平的码元相对应的时间假言是与时隙边界对齐的时间，并且因此基于与具有最高能 量水平的码元相对应的时间假言来确定时隙边界的定时。因而，时间搜索电路1005可被用 来获取与基站的时隙同步。
[0104] 用于基站传输的定时结构还可包括包含多个时隙的帧。就此，图11示出包括15个 时隙的帧的不例，其中P-SCH码在每一时隙的开始处被传送。在图11中的不例中，每一时隙 横跨2560个码片且P-SCH码横跨256个码片。将会领会，为了便于解说，图11并未按比例绘 制。
[0105] 如上所述，P-SCH码可被用来确定时隙边界的定时。然而，P-SCH码可不提供帧边界 的定时。这是因为P-SCH码在帧的每一时隙中重复，并且因此不能在该帧中的第一时隙和该 帧中的其他时隙之间进行区分。为允许帧同步，定时结构可包括多个副SCH (S-SCH)码，其中 帧的每一时隙中的S-SCH码是不同的（在图11中表示为S-SCH 1到S-SCH 15)。在相应时隙 中，每一S-SCH码与P-SCH码并行地被传送，并且因此在该相应时隙中与P-SCH码在时间上对 齐。因而，基站在帧中传送包括15个不同S-SCH码的序列，其中S-SCH码中的每一者在该帧中 的相应时隙的开始处被传送。基站所传送的S-SCH码的序列并且因此该帧的边界可以使用 码搜索来确定，如下文进一步讨论的。
[0106] 图12示出根据本公开的一实施例的在向量执行单元130中实现的码搜索电路 1205。如图12所示，码搜索电路1205可以重用在时间搜索电路1005中使用的解扩块1010-1 到1010-M中的一些或全部。码搜索电路1205还可包括多个码生成器1025-1到1025-M，其中 每一码生成器1025-1到1025-M生成与不同码假言相对应的不同码，如下文进一步讨论的。
[0107] 如上所述，基站可以传送包括15个时隙的帧，其中不同S-SCH码在该帧的每一时隙 中被传送。在一个方面，UE可先验地知晓帧的15个S-SCH码的多个可能序列（例如，15 fS-SCH码的64个可能序列），并且对于每一序列，先验地知晓与该帧中的第一时隙相对应的S- SCH码。在这一方面，码搜索电路1205可被用来确定15个连贯时隙中的每一时隙中的S-SCH 码。在确定了 15个时隙中的每一时隙中的S-SCH码之后，UE可以确定针对一帧使用S-SCH码 的可能序列中的哪一序列。在确定了 S-SCH码的序列之后，UE可以根据与该帧的第一时隙相 对应的序列中的S-SCH码来确定该帧的第一时隙(并且因此确定该帧的边界）。
[0108] 现在将根据本公开的一个实施例来描述用于确定时隙之一中的S-SCH码的操作。 码搜索电路1205的输入样本被馈送到解扩块1010-1到1010-M中的每一者。为确定该时隙中 的S-SCH码，每一码生成器1025-1到1025-M生成该时隙的可能S-SCH码（例如，16个可能S-SCH码）中的不同一个S-SCH码。每一所生成的S-SCH码的开始可以与时隙边界在时间上对 齐，如使用上述P-SCH码确定的。每一所生成的S-SCH码被馈送到解扩块1010-1到1010-M中 的相应一个解扩块。
[0109] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用相应S-SCH码来 对输入样本解扩。相应累加器1020-1到1020-M在S-SCH码的长度上(例如，256个码片）累加 相应乘法器1015-1到1015-M的输出以生成一个码元。相应累加器1020-1到1020-M在相应S-SCH码的开始处开始累加。
[0110] 在一个码元周期之后，解扩块1010-1到1010-M输出多个码元，其中每一码元对应 于可能的S-SCH码中的不同一个S-SCH码，并且因此对应于不同的码假言。码元可被存储在 向量寄存器120中以用于进一步处理。在一个方面，UE可以确定每一码元的能量水平，并且 基于与具有最高能量水平的码元相对应的S-SCH码来确定该时隙中的S-SCH码。
[0111] 以上操作可针对15个时隙中的每一时隙重复以确定15个时隙中的每一时隙中的 S-SCH码。如上所述，在确定了 15个时隙中的每一时隙中的S-SCH码之后，UE可以确定被用于 一帧的S-SCH码的序列。在确定了S-SCH码的序列之后，UE可以根据与该帧的第一时隙相对 应的序列中的S-SCH码来确定该帧的第一时隙(并且因此确定该帧的边界）。
[0112] 在获取与基站的时隙和帧同步之后，UE可以标识基站所使用的导频码。例如，基站 可以传送用CDM系统中的基站所使用的多个不同共用导频信道(CPICH)码之一来扩展的导 频信号。基站可以重复传送CPICH码。例如，基站可以在每一时隙中传送十次CPICH码，其 CPICH码包括256个码片且每一时隙横跨2560个码片。
[0113] 在一个方面，基站所使用的S-SCH码序列可对应于具有八个可能的CPICH码的码 群。在这一方面，在确定基站所使用的S-SCH码序列之后，UE可以基于所确定的S-SCH码序列 来确定基站的码群。UE随后可以基于该码群来将基站所使用的可能的CPICH码的数量降至 八个可能的CPICH码。例如，可能存在64个码群，其中每一码群对应于来自512个可能的 CPICH码的八个CPICH码。
[0114] 现在将根据本公开的实施例来描述用于使用码搜索电路1205标识基站的导频 CPICH码的操作。码搜索电路1205的输入样本被馈送到解扩块1010-1到1010-M中的每一者。 为确定CPICH码，每一码生成器1025-1到1025-M可以生成基站的可能CPICH码中的不同一个 CPICH码。如上所述，基站的可能CPICH码可以基于该基站的码群从512个可能的CPICH码降 至八个。每一所生成的CPICH码可以根据上述P-SCH码所提供的时隙定时在时间上对齐。每 一所生成的CPICH码被馈送到解扩块1010-1到1010-M中的相应一个解扩块。
[0115] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用相应CPICH码来 对输入样本解扩。相应累加器1020-1到1020-M在CPICH码的长度上(例如，256个码片）累加 相应乘法器1015-1到1015-M的输出以生成一个码元。相应累加器1020-1到1020-M可在相应 CPICH码的开始处开始累加。
[0116] 在一个码元周期之后，解扩块1010-1到1010-M输出多个码元，其中每一码元对应 于可能的CPICH码中的不同一个CPICH码，并且因此对应于不同的码假言。码元可被存储在 向量寄存器120中以用于进一步处理。在一个方面，UE可以确定每一码元的能量水平，并且 基于与具有最高能量水平的码元相对于CPICH码来标识基站的CPICH码。将明白，用来执行 码搜索以寻找S-SCH码和CPICH码的解扩块1010-1到1010-M的数量可以不同。
[0117] 一旦知晓了基站的CPICH码，UE就可通过使用CPICH码对导频信号解扩来使用 CPICH码接收来自基站的导频信号。UE可以使用导频信号来例如执行基站的定时和/或相位 估计。UE还可使用导频信号来测量基站的信号质量，其中信号质量可以被表达为收到信号 码功率(RSCP)、每码片能量干扰比(Ec/Io)，等等。
[0118] 在一个实施例中，UE可以使用CPICH码和时间搜索电路1005来确定来自基站的多 径信号的到达时间以用于耙指处理。现在将描述用于使用时间搜索电路1005来确定多径信 号的到达时间的操作。
[0119] 参考图10,码生成器1025生成CPICH码，该CPICH码沿多个延迟元件1030-1到1030-(M-1)向下传播。每一延迟元件1030-1到10 30- (M-1)的输出提供CPICH码的经不同时延的版 本，并且因此提供CPICH码的不同经时移的版本。在一个方面，每一延迟元件1030-1到1030-(M-I)可具有一个码片的时延。在这一方面，延迟元件1030-1到1030-(M-1)所输出的CPICH 码的各经时移的版本间隔开一个码片。CPICH码的每一经时移的版本被馈送到解扩块1010-1到1010-M中的相应一个解扩块，如在图10中所示。
[0120] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用CPICH码的相应 经时移的版本来将输入到时间搜索电路1005的样本解扩。相应累加器1020-1到1020-M在 CPICH码的长度上(例如，256个码片）累加相应乘法器1015-1到1015-M的输出以生成一个码 元。相应累加器1020-1到1020-M在CPICH码的相应经时移的版本的开始处开始累加。
[0121] 解扩块1010-1到1010-M输出M个码元，其中每一码元对应于CPICH码的不同经时移 的版本，并且因此对应于不同时间假言。码元可被存储在向量寄存器120中以用于进一步处 理。如果需要不止M个时间假言，则时间搜索电路1005可以在多次迭代期间生成与所需数量 的时间假言相对应的码元，其中时间搜索电路1005在每次迭代中生成与M个时间假言相对 应的M个码元。对于每一迭代，输入到时间搜索电路1005的样本可相对于在前次迭代中输入 到时间搜索电路1005的样本移位达M个码片。
[0122] 与不同时间假言相对应的码元可被存储在向量寄存器120中以用于进一步处理。 在一个方面，UE可以确定码元的能量水平，并且寻找码元的能量水平的一个或多个峰值以 确定多径信号的到达时间。例如，UE可以确定与具有最高能量水平的码元相对应的时间假 言对应于多径信号（例如，直接路径信号）中的最强信号的到达时间。UE还可以确定与码元 的能量水平中的其他峰值相对应的时间假言对应于其他多径信号(例如，反射信号）的到达 时间。在确定了多径信号的到达时间之后，UE可以将每一多径信号指派给分开的耙指操作。
[0123] 例如，向量执行单元130可包括多个耙指电路，其中每一耙指电路是使用图2中所 示的耙指电路205来实现的并且每一耙指电路被指派给多径信号之一。在这一示例中，每一 耙指电路的定时是根据所确定的指派给该耙指电路的多径信号的到达时间来初始化的。在 另一示例中，耙指电路205可以按时分方式来执行用于多径信号中的每一者的耙指处理。
[0124] 在一个实施例中，向量执行单元130可被编程为通过重新配置到解扩块1010-1到 10IO-M的乘法器1015-1到1015-M的码路径来(例如，在不同的时间）实现时间搜索电路1005 和码搜索电路1205。就此，图13示出了示例性解扩电路1305,它可被编程为在时间搜索模式 中实现时间搜索电路1005以及在码搜索模式中实现码搜索电路1205。解扩电路1305包括多 个复用器1310-1到1310-(M-1)，其中每一乘法器对应于解扩块1010-1到1010-M之一。每一 复用器1310-1到1310-(M-1)被配置成将相应解扩块1010-1到1010-M中的乘法器1015-1到 1015-M选择性地耦合到对应的延迟输出以用于时间搜索，或耦合到对应的码生成器1025-1 到1005-M以用于码搜索。
[0125] 在解扩电路1305被编程为在时间搜索模式中实现时间搜索电路1005时，每一复用 器1310-1到1310-(M-1)将相应解扩块1010-1到1010-M中的乘法器1015-1到1015-M耦合到 图10中所示的对应延迟输出。在解扩电路1305被编程为在码搜索模式中实现码搜索电路 1205时，每一复用器1310-1到13KHM-1)将相应解扩块1010-1到1010-M中的乘法器1015-1 到1015-M耦合到图12中所示的对应码生成器1025-2到1025-(M-1)。在这一实施例中，解扩 块1010-1到1010-M可重用于时间搜索电路1005和码搜索电路1205,从而高效地重用各组 件。
[0126] 因而，本公开的各实施例允许向量执行单元130执行时间搜索和码搜索两者。在一 个方面，向量执行单元130可以执行时间搜索以确定基站所传送的P-SCH码的定时。因为P-SCH码与时隙的开头对齐，所以P-SCH码的定时允许UE获取与基站的时隙同步。在时隙同步 之后，向量执行单元130可以执行码搜索以确定基站所传送的S-SCH码序列。所确定的S-SCH 序列可被用来获取与基站的帧同步和/或确定基站所使用的码群，如上所述。向量执行单元 130随后可执行码搜索以确定基站所使用的CPICH码。码搜索中使用的候选CPICH码的数量 可基于所确定的基站的码群而被降低(例如，从512个CPICH码降至八个候选CPICH码）。1?随 后可通过用CPICH码对导频信号解扩来使用CPICH码从基站接收导频信号。如上所述，导频 信号可被用来执行基站的定时和/或相位估计，测量基站的信号质量，等等。
[0127] 将明白，用来在接收机(例如，UE)处对样本解扩的每一码可以是在发射机(例如， 基站)处用来将对应信号扩展的对应码的复共辄。此外，将明白，每一样本和每一码元可以 是复数，并且上述电路中的乘法器中的每一者可以是用于执行复数乘法的复数乘法器。
[0128] 如上所述，FIR滤波电路220确定与用来生成输入到耙指电路205的样本的ADC的采 样时间有微小码片周期偏移的样本值。在一个方面，FIR滤波电路220所提供的微小码片周 期偏移可被调谐。例如，FIR滤波电路220可被设置成多个不同微小码片周期偏移，例如通过 调整滤波系数。解扩电路230可被用来确定针对微小码片周期偏移中的每一者的码元。FIR 滤波电路220随后可被调谐到与造成最高能量水平的码元相对应的微小码片周期偏移。
[0129] 虽然以上使用CDMA的示例讨论了本公开的各实施例，但将明白，本公开的各实施 例不限于CDMA且可被用来执行用于其他通信技术的时间搜索和/或码搜索，包括例如时分 多址(TDM )、频分多址(FDM )、正交频分多址(OFDM )、单载波频分多址(SC-FDM )，等等。 [0130]图14A和14B解说了根据本公开的一实施例的用于耙指处理的方法1400。
[0131]在步骤1410,将样本从寄存器加载到执行单元。例如，样本可以由读取电路(例如， 读取电路207)从寄存器(例如，向量寄存器120)加载到执行单元(例如，执行单元130)。样本 可以是从收到信号来采样的(例如，以信号的码片速率的两倍速率）。
[0132] 在步骤1420,在执行单元中对样本执行耙指操作。例如，耙指操作可由执行单元中 实现的耙指电路(例如，耙指电路205)来执行。
[0133] 在步骤1430,来自耙指操作的结果被写到寄存器。例如，来自耙指操作的结果（例 如，码元)可由写入电路(例如，写入电路235)写到寄存器(例如，向量寄存器120)。
[0134] 如图14B所示，步骤1420可进一步包括步骤1422和1425。在步骤1422,执行有限冲 激响应(FIR)滤波操作。FIR滤波操作可被执行以确定与用于生成寄存器中的样本的ADC的 采样时间有微小码片周期偏移的样本值。
[0135] 在步骤1425，执行解扩操作，其中来自FIR滤波操作的经滤波的样本被输入到解扩 操作而不经过寄存器。例如，来自FIR滤波操作的经滤波的样本可被输入到解扩操作，而不 必被写到寄存器(例如，向量寄存器120)并随后从寄存器读取以输入到解扩操作。
[0136] 本领域技术人员将进一步领会，结合本文公开所描述的各种解说性框和步骤可被 实现为电子硬件、计算机软件、或两者的组合。为清楚地说明硬件与软件的这一可互换性， 各种解说性组件、框、和步骤在上面是以其功能性的形式作一般描述的。此类功能性是被实 现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特 定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明 的范围。
[0137] 结合本文中的公开描述的各种解说性框可用通用处理器、数字信号处理器(DSP)、 专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体 管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通 用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微 控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多 个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
[0138] 结合本文的公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的 软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、 EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其 他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质 读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC 中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端 中。
[0139] 在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组 合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可 读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促 成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访 问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、R0M、EEPR0M、 CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据 结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任 何其他介质。另外，任何连接可在涉及所传送信号的非瞬态存储的程度上被正当地称为计 算机可读介质。例如，在信号留存在存储介质或设备存储器上的传输链中达任何非瞬态时 间长度的程度上，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如 红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则该同轴 电缆、光纤电缆、双绞线、DSU或诸如红外、无线电以及微波等无线技术就被包括在介质的 定义里。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用 碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光 学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
[0140]提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公 开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义 的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在 被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的 最广范围。
【主权项】
1. 一种用于耙指处理的方法，包括： 将样本从寄存器加载到执行单元； 在所述执行单元中对所述样本执行耙指操作，其中执行所述耙指操作包括： 执行有限冲激响应(FIR)滤波操作；以及 执行解扩操作，其中来自所述FIR滤波操作的经滤波的样本被输入到所述解扩操作而 不经过所述寄存器；以及 将来自所述耙指操作的结果写到所述寄存器。2. 如权利要求1所述的方法，其特征在于，执行所述耙指操作进一步包括执行旋转操 作，并且其中来自所述旋转操作的经旋转的样本被输入到所述FIR滤波操作而不经过所述 寄存器。3. 如权利要求2所述的方法，其特征在于，所述旋转操作补偿所述样本中的载波频率偏 移。4. 如权利要求3所述的方法，其特征在于，执行所述旋转操作包括： 生成相位；以及 将所述样本旋转达所生成的相位以补偿所述载波频率偏移。5. 如权利要求1所述的方法，其特征在于，执行所述解扩操作包括： 使用码来将经滤波的样本解扩成经解扩的样本；以及 在所述码的长度上累加所述经解扩的样本以生成码元。6. 如权利要求5所述的方法，其特征在于，所述码包括导频码。7. 如权利要求1所述的方法，其特征在于，执行所述解扩操作包括： 使用码来将经滤波的样本解扩成第一经解扩的样本； 在所述码的长度上累加所述第一经解扩的样本以生成第一码元； 使用所述码的经时移的版本来将经滤波的样本解扩成第二经解扩的样本；以及 在所述码的所述经时移的版本的长度上累加所述第二经解扩的样本以生成第二码元。8. 如权利要求7所述的方法，其特征在于，所述第一和第二码元间隔开半个码片或一个 码片。9. 如权利要求7所述的方法，其特征在于，进一步包括将所述码延迟一个码片以生成所 述码的所述经时移的版本。10. 如权利要求1所述的方法，其特征在于，进一步包括配置所述执行单元来使用单个 指令执行所述耙指操作。11. 一种用于耙指处理的装备，包括： 用于将样本从寄存器加载到执行单元的装置； 用于在所述执行单元中对所述样本执行耙指操作的装置，其中所述用于执行所述耙指 操作的装置包括： 用于执行有限冲激响应(FIR)滤波操作的装置；以及 用于执行解扩操作的装置，其中来自所述用于执行FIR滤波操作的装置的经滤波的样 本被输入到所述用于执行解扩操作的装置而不经过所述寄存器;以及 用于将来自所述耙指操作的结果写到所述寄存器的装置。12. 如权利要求11所述的装备，其特征在于，所述用于执行所述耙指操作的装置进一步 包括用于执行旋转操作的装置，并且其中来自所述用于执行旋转操作的装置的经旋转的样 本被输入到所述用于执行FIR滤波操作的装置而不经过所述寄存器。13. 如权利要求12所述的装备，其特征在于，所述旋转操作补偿所述样本中的载波频率 偏移。14. 如权利要求13所述的装备，其特征在于，所述用于执行所述旋转操作的装置包括： 用于生成相位的装置；以及 用于将所述样本旋转达所生成的相位以补偿所述载波频率偏移的装置。15. 如权利要求11所述的装备，其特征在于，所述用于执行所述解扩操作的装置包括： 用于使用码来将经滤波的样本解扩成经解扩的样本的装置；以及 用于在所述码的长度上累加所述经解扩的样本以生成码元的装置。16. 如权利要求15所述的装备，其特征在于，所述码包括导频码。17. 如权利要求11所述的装备，其特征在于，所述用于执行所述解扩操作的装置包括： 用于使用码来将经滤波的样本解扩成第一经解扩的样本的装置；以及 用于在所述码的长度上累加所述第一经解扩的样本以生成第一码元的装置； 用于使用所述码的经时移的版本来将经滤波的样本解扩成第二经解扩的样本的装置； 以及 用于在所述码的所述经时移的版本的长度上累加所述第二经解扩的样本以生成第二 码元的装置。18. 如权利要求17所述的装备，其特征在于，所述第一和第二码元间隔开半个码片或一 个码片。19. 如权利要求17所述的装备，其特征在于，进一步包括用于将所述码延迟一个码片以 生成所述码的所述经时移的版本的装置。20. -种执行单元，包括： 读取电路，其被配置成将样本从寄存器加载到所述执行单元； 耙指电路，其被配置成在所述执行单元中对所述样本执行耙指操作，其中所述耙指电 路包括： 有限冲激响应(FIR)滤波电路，其被配置成执行FIR滤波操作；以及 解扩电路，其被配置成执行解扩操作，其中来自所述FIR滤波电路的经滤波的样本被输 入到所述解扩电路而不经过所述寄存器；以及 写入电路，其被配置成将来自所述耙指电路的结果写到所述寄存器。21. 如权利要求20所述的执行单元，其特征在于，所述耙指电路进一步包括旋转器，所 述旋转器被配置成执行旋转操作，并且其中来自所述旋转器的经旋转的样本被输入到所述 FIR滤波电路而不经过所述寄存器。22. 如权利要求21所述的执行单元，其特征在于，所述旋转操作补偿所述样本中的载波 频率偏移。23. 如权利要求20所述的执行单元，其特征在于，所述解扩电路包括： 配置成使用码来将经滤波的样本解扩成经解扩的样本的乘法器；以及 配置成在所述码的长度上累加经解扩的样本以生成码元的累加器。24. 如权利要求23所述的执行单元，其特征在于，所述码包括导频码。25. 如权利要求20所述的执行单元，其特征在于，所述解扩电路包括： 配置成使用码来将经滤波的样本解扩成第一经解扩的样本的第一乘法器； 配置成在所述码的长度上累加所述第一经解扩的样本以生成第一码元的第一累加器； 配置成使用所述码的经时移的版本来将经滤波的样本解扩成第二经解扩的样本的第 二乘法器；以及 配置成在所述码的所述经时移的版本的长度上累加所述第二经解扩的样本以生成第 二码元的第二累加器。26. 如权利要求25所述的执行单元，其特征在于，所述第一和第二码元间隔开半个码片 或一个码片。
【文档编号】H04B1/7115GK105940374SQ201580006365
【公开日】2016年9月14日
【申请日】2015年1月26日
【发明人】R·汗, S·H·休, G·辛加拉韦鲁
【申请人】高通股份有限公司