一种支持多模式的并行fft信号处理器及方法
【专利摘要】本发明提出一种支持多模式的并行FFT信号处理器，包括：1个多路分集模块，基于按时间抽选的基-2P?FFT算法，将每路输入数据流平均分组并输出；2K个FFT变换模块，对连接到其输入端子的数据流做FFT变换；1个FFT数据后处理模块，基于按时间抽选的基-2P?FFT算法，将每路输入数据流的FFT变换结果在频域分组并行输出。本发明还提出一种支持多模式的并行FFT信号处理方法。本发明在完全匹配了通信系统的最大等效带宽数据处理总能力的基础上，实现了对通信系统的多模式FFT处理的兼容。
【专利说明】一种支持多模式的并行FFT信号处理器及方法
【技术领域】
[0001]本发明涉及无线通信领域，尤其涉及一种支持多模式的并行FFT信号处理器及方法。
【背景技术】
[0002]快速傅立叶变换(FFT)的用途广泛，尤其随着移动通信的高速发展，一方面对FFT的处理速度要求越来越高，另一方面不同制式(比如SISO和ΜΜ0)，不同带宽(比如5MHz、IOMHz或者20MHz)的通信系统对FFT处理器的适应性要求越来越广。通信系统的基带通信处理能力实际取决于其等效最大通信带宽的数据处理总能力，比如10MHz2X2的MMO系统数据处理能力基本等效于20MHz的SISO系统。如何利用有限的计算资源，在系统数据处理总能力限定的情况下，提供对尽可能多的通信模式的支持，是一个值得研究的问题。FFT作为通信基带处理的重要步骤，如何与系统后续处理总能力相匹配，也是值得研究的问题。
[0003]目前常用的FFT实现有以下几种方式:
[0004]方法一:单数据流串行FFT，按照系统要求的处理单元的最大FFT点数2N设计，可以兼容2K的FFT，K为小于N的自然数，以适应不同带宽系统的要求。FFT内部缓存器深度要求至少为2Ν-1，另外还需要有数据输入缓存和数据输出缓存。该方法通常适用于SISO系统，能匹配系统最大等效通信带宽。该方法也可以通过提高计算频率，采用分时复用的方法来适应MIMO系统，但是由于更高的计算频率要求而使得硬件设计难度加大，导致需要更多的实现资源和更先进的实现工艺技术。并且各需要MX 2Ν深度的数据输入缓存和数据输出缓存。
[0005]方法二:多数据流并行FFT，按照系统要求的每路处理单元的最大FFT点数2Ν设计，可以兼容2Κ的FFT，K为小于N的自然数，以适应不同带宽系统的要求，M个数据流并发同时处理。FFT内部缓存器深度要求至少为(2Ν-1) ΧΜ。另外还需要有数据输入缓存和数据输出缓存。该方法通常适用于MMO系统，实现资源代价大，需要兼容SISO系统时，只有单路FFT处理单元使用，资源利用不足。
【发明内容】
[0006]针对上述不足，本发明提出了一种改进的并行FFT信号处理器，通过对输入的采样数据做分解或组合，实现了对通信系统的多模式兼容，可以支持点数最大为MX 2ν的FFT对应带宽的SIS0-0FDM系统，以及最大M路的MMO-OFDM系统，完全匹配了通信系统的最大等效带宽数据处理总能力(2Ν为每路FFT处理单元的最大FFT点数设计，M为可以输入的最大路数设计)。
[0007]本发明提出的FFT信号处理器如图1所示，包括以下部分:
[0008]I个多路分集模块，具有L个输入端子和2Κ个输出端子，每个输入端子接收I路或多路输入数据流(Μ路数据流可以采用分时复用输入端子的方式，从小于M个的输入端子输入)，该多路分集模块基于按时间抽选的基_2Ρ FFT算法，将每路输入数据流平均分组并输出，每个输出端子连接一个FFT变换模块，其中K > 1，P > I ;
[0009]2K个FFT变换模块，每个FFT变换模块对连接到其输入端子的数据流做FFT变换，输出端子连接到FFT数据后处理模块；
[0010]I个FFT数据后处理模块，具有2Κ输入端子和2Κ个输出端子，每个输入端子连接I个FFT变换模块的输出端子，所述FFT数据后处理模炔基于按时间抽选的基-2P FFT算法，对接收到的2Κ路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域分组并行输出。
[0011]优选的，所述2Κ个FFT变换模块，每个都具有基-2^的单路延迟反馈的架构，J > I。
[0012]优选的，所述FFT变换模块，根据输入数据的有效性，对FFT变换进行时钟控制。例如，当输入数据源产生数据的速率低于FFT变换模块时钟时，会出现输入数据不连续的情况，输入数据源会提供数据有效信号的指示，FFT变换模块可以根据该数据有效信号指示来启动或停止FFT变换处理，以达到降低功耗的目的。
[0013]本发明还提出了一种支持多模式的并行FFT信号处理方法，输入数据流为M路，所述FFT的并行路数为2Κ路，K≥1，所述方法包括以下步骤:
[0014]首先进行多路分集:基于按时间抽选的基_2Ρ FFT算法，将每路输入数据流平均分组，并行输出分组后得到的2Κ路分组数据流，其中，P≥I ；
[0015]然后进行FFT变换:对2Κ路分组数据流并行执行2Κ路FFT变换，并行输出2Κ路FFT数据流；
[0016]最后进行FFT后处理:基于按时间抽选的基-2P FFT算法，对2Κ路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域连续分组，并行输出。
[0017]优选的，所述2Κ路FFT变换，每路都采用基-2Τ的单路延迟反馈算法，其中J > I。还可以根据输入数据的有效性，对FFT变换进行时钟控制。
[0018]上述按时间抽选(DIT)的基-2Ρ (P ^ DFFT算法原理如下:
[0019]对于序列X (η)，0≤η≤Ν-1，其N点DFT计算式为:
[0020]
【权利要求】
1.一种支持多模式的并行FFT信号处理器，输入数据流为M路，其特征在于，所述信号处理器包括: I个多路分集模块，具有L个输入端子和2K个输出端子，每个输入端子接收I路或多路输入数据流，该多路分集模炔基于按时间抽选的基_2PFFT算法，将每路输入数据流平均分组并输出，每个输出端子连接一个FFT变换模块，其中K≥1，P≥I ; 2K个FFT变换模块，每个FFT变换模块对连接到其输入端子的数据流做FFT变换，输出端子连接到FFT数据后处理模块； I个FFT数据后处理模块，具有2Κ输入端子和2Κ个输出端子，每个输入端子连接I个FFT变换模块的输出端子，所述FFT数据后处理模炔基于按时间抽选的基-2P FFT算法，将每路输入数据流的FFT变换结果在频域分组并行输出。
2.根据权利要求1所述的处理器，其特征在于，所述2Κ个FFT变换模块，每个都具有基-2^的单路延迟反馈的架构，J≥I。
3.根据权利要求1所述的处理器，其特征在于，所述FFT变换模块，根据输入数据的有效性，对FFT变换进行时钟控制。
4.一种支持多模式的并行FFT信号处理方法，输入数据流为M路，所述FFT的并行路数为2Κ路，KS 1，其特征在于，所述方法包括以下步骤: 首先进行多路分集:基于按时间抽选的基_2Ρ FFT算法，将每路输入数据流平均分组，并行输出分组得到的2Κ路分组数据流，其中，P≥I ； 然后进行FFT变换:对2Κ路分组数据流并行执行2Κ路FFT变换，并行输出2Κ路FFT数据流； 最后进行FFT后处理:基于按时间抽选的基-2P FFT算法，对2Κ路FFT数据流进行调整，将每路输入数据流的FFT变换结果在频域分组并行输出。
5.根据权利要求4所述的方法，其特征在于，所述2Κ路FFT变换，每路都采用基-Y的单路延迟反馈算法，其中J≥I。
6.根据权利要求4所述的方法，其特征在于，根据输入数据的有效性，对FFT变换进行时钟控制。
【文档编号】H04L25/02GK103634241SQ201210309398
【公开日】2014年3月12日 申请日期:2012年8月28日 优先权日:2012年8月28日
【发明者】王松 申请人:北京信威通信技术股份有限公司