一种i2c隔离电路及i2c总线系统的制作方法
【技术领域】
[0001]本申请涉及通信技术领域，尤其涉及一种I2C隔离电路及I2C总线系统。
【背景技术】
[0002]在通信电源中，经常用到I2C(Inter — Integrated Circuit)总线。I2C总线是两线式串行总线，用于连接微控制器以及外围设备，是微电子通信领域广泛采用的一种总线标准。
[0003]参照图1，为现有技术的I2C总线系统的结构图。如图1所示，在I2C总线系统中，每个主节点设备10上可以挂接多个从节点设备11。
[0004]在实际应用中，当主节点设备10处于工作状态时，如果直接将从节点设备11挂接到主节点设备10上，并实现主节点设备10和从节点设备11的数据通信，则很容易使得主节点设备10的正常工作受到影响，并对主节点设备10和从节点设备11的使用寿命造成损害。
[0005]为此，需要设计合适的隔离电路12，在主节点设备10处于工作状态时，实现从节点设备11与主节点设备10的电路隔离；在主节点设备10处于空闲状态时，再实现从节点设备11与主节点设备10的电平转换，完成从节点设备11的通信接入。
[0006]现有技术采用的I2C隔离电路，均具有电路复杂、实现成本较高的缺陷。因此，如何设计得到结构简单且易于实现的I2C隔离电路，是本领域技术人员急需解决的技术问题。
【实用新型内容】
[0007]本申请提供一种I2C隔离电路及I2C总线系统，以解决现有技术的I2C隔离电路存在的电路复杂、实现成本较高的问题。
[0008]根据本申请实施例的第一方面，提供一种I2C隔离电路，所述电路用于将I2C系统中的从节点设备接入到主节点设备上；
[0009]所述电路包括:第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；
[0010]其中，所述第一 MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口 ；所述第一电阻的另一端接I2C控制端的总线电平；
[0011]所述第一 MOS管的漏极接所述第二 MOS管的漏极；所述第一 MOS管的栅极和所述第二 MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口 ；
[0012]所述第二 MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口 ；所述第三电阻的另一端接I2C设备端的总线电平；
[0013]所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口 ；所述第二电阻的另一端接所述I2C控制端的总线电平；
[0014]所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口 ；
[0015]所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口 ；所述第四电阻的另一端接所述I2C设备端的总线电平；
[0016]其中，所述电路满足:
[0017]V12c en-VCCA 彡 Vgs a
[0018]V12c EN-VCCB 彡 Vgs a
[0019]Vl2C—EN》V GS—th
[0020]所述VI2tEN为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述Ves th为所述电路中各MOS管的最低开启电压门限值；
[0021]当所述主节点设备处于默认或工作状态时，所述V12cen为低电平；当所述主节点设备处于空闲状态时，所述V12c en为高电平。
[0022]优选的，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2ΚΩ至4.7ΚΩ之间。
[0023]本申请实施例还提供一种I2C总线系统，所述I2C总线系统中，各从节点设备分别通过一 I2C隔离电路挂接在主节点设备上；
[0024]所述I2C隔离电路包括:第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第一电阻、第二电阻、第三电阻、第四电阻；
[0025]其中，所述第一 MOS管的源极和第一电阻的一端接所述主节点设备的数据信号出入端口 ；所述第一电阻的另一端接I2C控制端的总线电平；
[0026]所述第一 MOS管的漏极接所述第二 MOS管的漏极；所述第一 MOS管的栅极和所述第二 MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口 ；
[0027]所述第二 MOS管的源极和所述第三电阻的一端接所述从节点设备的数据信号出入端口 ；所述第三电阻的另一端接I2C设备端的总线电平；
[0028]所述第三MOS管的源极和所述第二电阻的一端接所述主节点设备的时钟信号输出端口 ；所述第二电阻的另一端接所述I2C控制端的总线电平；
[0029]所述第三MOS管的漏极接所述第四MOS管的漏极；所述第三MOS管的栅极和所述第四MOS管的栅极短接后，接所述主节点设备的开关控制信号输出端口 ；
[0030]所述第四MOS管的源极和所述第四电阻的一端接所述从节点设备的时钟信号接收端口 ；所述第四电阻的另一端接所述I2C设备端的总线电平；
[0031]其中，所述电路满足:
[0032]V12c en-VCCA ( Vcs th
[0033]V12c en-VCCB 彡 Vcs th
[0034]Vl2C—EN》V GS—th
[0035]所述VI2tEN为所述主节点设备的开关控制信号输出端口输出的控制信号的电平幅度；所述VCCA为I2C控制端的总线电平；所述VCCB为I2C设备端的总线电平；所述Ves th为所述电路中各MOS管的最低开启电压门限值。
[0036]优选的，所述第一电阻、第二电阻、第三电阻和第四电阻的取值在2.2ΚΩ至4.7ΚΩ之间。
[0037]本申请实施例的I2C隔离电路，可以实现I2C总线系统中，对主节点设备和从节点设备之间的可控制的电路隔离功能。在默认状态下或主节点设备处于工作状态下，实现主节点设备和从节点设备之间的电路隔离，此时即使将从节点设备挂接在主节点设备上，也不会实现主节点设备和从节点设备之间的数据通信，实现设备间安全的热插拔；在主节点设备处于空闲状态下，实现主节点设备和从节点设备之间的电平转换，从而实现I2C总线系统中，主节点设备和从节点设备之间的正常数据传输。
[0038]本申请实施例所述的I2C隔离电路，采用MOS管设计，其电路结构简单且成本较低，使得该电路易于实现，能够解决现有技术中存在的电路复杂不易实现的问题。
【附图说明】
[0039]图1为现有技术的I2C总线系统的结构图；
[0040]图2为本申请实施例的I2C总线系统的结构图。
【具体实施方式】
[0041]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0042]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
[0043]应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
[0044]本申请的目的在于提供一种I2C隔离电路以及I2C总线系统，能够实现I2C系统中从节点设备与主节点设备之间的电平转换和电路隔离，从而可以实现设备与I2C总线的电压匹配，并支持设备之间的热插拔；且本申请实施例所述的电路结构简单，成本较低，易于实现。
[0045]参照图2，为本申请实施例的I2C总线系统的结构图。
[0046]如图2所示，主节点设备20和至少一个从节点设备21。其中，每个从节点设备21分别通过一个I2C隔离电路22挂接在所述主节点设备20上。通过所述I2C隔离电路22，可以实现主节点设备20与从节点设备21之间的电平转换和电路隔离。
[0047]需要说明的是，在I2C总线系统中包括两条总线线路:串行数据线SDA和串行时钟线 SCLo
[0048]如图2所示，I2C系统中的时