用于二线制总线对讲系统的待机供电电路及其装置制造方法
【专利摘要】用于二线制总线对讲系统的待机供电电路（300）及其装置。待机供电电路（300）被划分为两个供电模块，其中，第一供电模块是待机电路的供电电路（302），第二供电模块是工作电路的供电电路（304）。当设备负载处于待机状态时，恒流开关（310）将工作电路的供电电路（304）断开。待机电路的供电电路（302）包括恒流电路（306），恒流电路（306）的交流阻抗很大。利用该待机供电电路，实现了用于二线制对讲系统的更大的交流阻抗，这在工作状态和待机状态的情况下都可以为许多设备负载提供充足的电力。
【专利说明】用于二线制总线对讲系统的待机供电电路及其装置
【技术领域】
[0001]本发明涉及对讲系统【技术领域】，更具体地，涉及用于二线制总线对讲系统的待机供电电路及其装置。
【背景技术】
[0002]为了实施二线制视频对讲系统，必须在公共二线制总线上同时传输直流电电力、视频载波信号、音频信号以及指令数据信号。因此，供电系统的供电电路及其设备必须包括串联连接到公共总线的电感元件，电感元件允许直流电通过同时还抑制交流电信号。然而，若电感线圈被用作电感元件则音频信号频率低至300Hz，这对本领域技术人员来说属于常识。为了达到足够的阻抗以及供电能力，这种电感器的尺寸将变得非常大。图1示出根据现有技术的用于二线制总线对讲系统的供电电路的电路图。如图1所示，电子电感电路通常被用来取代电感线圈，以减小其尺寸。详细地，图2a-2d分别示出4种传统的根据现有技术的用于二线制总线对讲系统的供电电路的电路图。然而，在建筑中仅有一个用于二线制对讲系统的供电系统；因此，即使对于具有大量设备负载的大型二线制对讲系统，其也仅允许数量非常小的设备处于工作状态而绝大多数设备负载必须处于待机状态。
[0003]如上文所述，传统的用于二线制对讲系统的供电电路由电子电感电路以及电压稳压器电路构成，向待机电路和工作电路都提供电力。然而电子电感电路的交流阻抗受限，尤其是用于工作电路的具有电子电感电路的大电流供电。然而，二线制对讲系统所有的设备负载都串联连接到公共总线，这意味着η个设备负载的交流阻抗是一个设备负载的I/η。当设备负载的数量增大时，交流阻抗将变得不足，二线制对讲系统的尺寸将受限并且这种二线制对讲系统的音频质量将变得更糟。
[0004]因此，当二线制总线对讲系统与大量设备负载连接时，包括上文提到的现有技术的现行解决方案无法在待机状态实现更高的交流阻抗。由于上文提到的问题，本发明提出用于二线制总线对讲系统的待机供电电路及其装置。
【发明内容】
[0005]本发明的主要目的是提供用于二线制总线对讲系统的即使处于待机状态也具有足够大的交流阻抗的供电电路。因此，本发明提供用于二线制总线对讲系统的待机供电电路及其装置。
[0006]根据本发明的一个方面，其提供了用于二线制总线对讲系统的待机供电电路。待机供电电路被划分为两个供电模块；其中，第一供电模块是待机电路的供电电路，第二供电模块是工作电路的供电电路；当设备负载处于待机状态时，恒流开关将工作电路的供电电路断开；待机电路的供电包括交流阻抗非常大的恒流电路。
[0007]根据本发明的另一个优选的实施例，待机电路的供电进一步包括连接在输入端子和待机稳压器电路之间的恒流电路。
[0008]根据本发明的另一个优选的实施例，恒流电路进一步包括主恒流电路和辅助恒流电路，其中，主恒流电路被配置成使通过主恒定电流路径的电流稳定；辅助恒流电路被配置成在相当低的偏置电压下为主恒流电路提供充足的偏置电流并保持相当大的交流阻抗。
[0009]根据本发明另一个优选的实施例，主恒流电路进一步包括主恒定电流路径以及电压稳压器单元，其中，电压稳压器单元被配置成无论温度或电流如何波动都使电压保持稳定并使主电流路径的交流阻抗非常高。
[0010]根据本发明另一个优选的实施例，主恒定电流路径沿第一晶体管以及第一电阻器，其中，第一晶体管的集电极连接到输入端子，第一晶体管的发射极与第一电阻器串联连接。
[0011]根据本发明另一个优选的实施例，电压稳压器单元进一步包括:二极管和反向串联连接的第一齐纳二极管、串联连接的第二电阻器和第一电容器；二极管和第一齐纳二极管与第二电阻器和第一电容器并联连接。
[0012]根据本发明另一个优选的实施例，待机稳压器电路进一步包括由串联连接的第三电阻器和第四电路器构成的一组电阻器、第二齐纳二极管以及第二电容器；该组电阻器、第二齐纳二极管以及第二电容器并联连接并接地。
[0013]根据本发明另一个优选的实施例，电压稳压器单元进一步包括并联连接的第一电
容器和第一齐纳二极管。
[0014]根据本发明另一个优选的实施例，待机稳压器电路进一步包括并联连接并接地的
第二齐纳二极管以及第二电容器。
[0015]根据本发明另一个优选的实施例，辅助恒流电路包括控制电流路径以及第二控制电流路径，其中，控制电流路径沿第二晶体管和第五电阻器；第二控制电流路径沿第三电阻器和第六晶体管；第五电阻器并联连接到第三晶体管的基极和发射极；第六电阻器并联连接到第二晶体管的集电极和基极。
[0016]根据本发明另一个优选的实施例，辅助恒流电路进一步包括并联连接到第三晶体管的集电极和发射极的第三电容器。
[0017]根据本发明另一个优选的实施例，待机供电电路进一步包括MCU，该MCU被配置成控制恒流开关接通/断开。
[0018]根据本发明另一个优选的实施例，工作电路的供电进一步包括电子电感电路以及第二电压稳压器电路。
[0019]根据本发明另一个优选的实施例，恒流开关连接在待机电路的供电电路与工作电路的供电电路之间，被配置成当设备负载处于待机状态时通过工作电路的供电电路断开。
[0020]根据本发明另一个优选的实施例，恒流开关进一步包括至少两个晶体管、三个电阻器以及第四电容器，其中，第七电阻器并联连接到第四晶体管的发射极和基极；第四晶体管的基极连接到第五晶体管的集电极；第八电阻器连接在第五晶体管的发射极和地之间；第四电容器连接在第五晶体管的基极和地之间。
[0021]根据本发明另一个优选的实施例，第四晶体管的集电极连接到电子电感电路；第九电阻器连接到第五晶体管的基极和MCU。
[0022]根据本发明另一个优选的实施例，电子电感电路包括:在电子电感电路的输入端子和输出端子之间沿电感器以及FET的源极端子和漏极端子的主电路路径，其中电感器连接到FET的源极端子；分别并联连接到电感器的电阻器和续流二极管；在输入端子和输出端子之间沿电容器的第二电路路径，该电容器与第二电阻器串联连接，该第二电路路径并联连接到主电路路径。
[0023]根据本发明另一个优选的实施例，电感器与FET串联连接，电容器和第二电阻器之间的节点与FET的栅极端子连接。
[0024]根据本发明另一个优选的实施例，FET是P沟道FET，P沟道FET的漏极端子连接到输出端子；电感器连接在输入端子和P沟道FET的源极端子之间。
[0025]根据本发明另一个优选的实施例，FET是N沟道FET，N沟道FET的源极端子连接到输入端子；电感器连接在N沟道FET的源极端子和输出端子之间。
[0026]根据本发明另一个优选的实施例，其提供了用于二线制总线对讲系统的装置。该装置包括上述待机供电电路中的任何一个待机供电电路。
[0027]本发明的实施例提供了用于二线制总线对讲系统的待机供电电路及其装置，其实现了在待机状态下更大的交流阻抗以及用于二线制总线对讲系统的高音频质量。
【专利附图】
【附图说明】
[0028]在下文的描述中，将参考附图中示出的优选示例性实施例对本发明的主题进行更加详细的说明，其中:
[0029]图1示出根据现有技术的用于二线制总线对讲系统的供电电路的电路图；
[0030]图2a_图2d分别示出4种传统的根据现有技术的用于二线制总线对讲系统的供电电路的电路图；
[0031]图3示出根据本发明优选实施例的用于二线制总线对讲系统的待机供电电路的电路图；
[0032]图4示出根据本发明优选实施例的用于二线制总线对讲系统的待机供电电路；
[0033]图5示出根据本发明另一个优选实施例的用于二线制总线对讲系统的待机供电电路；
[0034]图6示出根据本发明优选实施例的一种用于二线制总线对讲系统的供电的具有P沟道FET的电子电感电路的电路图；以及
[0035]图7示出根据本发明另一个实施例的一种用于二线制总线对讲系统的供电的具有N沟道FET的电子电感电路的电路图。
【具体实施方式】
[0036]下文将结合附图对本发明的示例性实施例进行描述。出于清楚和简洁的目的，说明书中并未对实际实施方式的所有特征都进行描述。
[0037]图3示出根据本发明优选实施例的用于二线制总线对讲系统的待机供电电路的电路图。
[0038]如图3所示，本发明的用于二线制对讲系统的待机供电电路300被分成两个供电模块:待机电路的供电电路302以及工作电路的供电电路304，待机电路的供电电路302包括连接在输入端子Al和待机稳压器电路308之间的恒流电路306。恒流开关310连接在待机电路的供电电路302与工作电路的供电电路304之间，并被配置成当设备负载处于待机状态时通过工作电路的供电电路304断开。[0039]由于当设备负载处于待机状态时工作供电电路304断开，所以，同时连接到系统公共总线的电路304的数量非常少。虽然电子电感电路310的交流阻抗不是特别大，但对电路304上的交流阻抗影响更小。
[0040]工作电路的供电电路304包括电子电感电路312以及第二电压稳压器电路314。对本领域技术人员来说，很显然，电子电感电路312和第二电压稳压器电路314可以是根据现有技术的任何可用的电子电感电路和电压稳压器电路。
[0041]根据本发明优选的实施例，待机供电电路300进一步包括MCU316，MCU316被配置成通知并控制恒流开关310接通/断开。
[0042]图4示出根据本发明优选实施例的用于二线制总线对讲系统的待机供电电路。
[0043]如图4所示，待机供电电路400包括主恒流电路402、辅助恒流电路404、恒流开关406、待机稳压器电路408以及工作电路的供电电路410。特别地，图3中的恒流电路306进一步包括主恒流电路402以及辅助恒流电路404，其中，主恒流电路402被配置成使主恒定电流Il稳定通过主恒定电流路径；辅助恒流电路404被配置成在相当低的偏置电压(例如5-10V)下为主恒流电路提供充足的偏置电流，并被配置成保持相当大的交流阻抗(例如大约IOOkQ )。在实际的实施例中，整个恒流电路所期望的交流阻抗大约是SOkQ，如果辅助恒流电路被SOkQ的电阻器直接替换，将使用大于100V的偏置电压为恒定偏置电路提供ImA的电流。
[0044]详细地，主恒流电路402进一步包括主恒定电流路径以及电压稳压器单元，电压稳压器单元被配置成无论温度或电流如何波动都使电压保持稳定并使所述主电流路径的交流阻抗非常高；其中，主恒定电流路径沿晶体管Q3和电阻器R3，而且，晶体管Q3的集电极连接到输入端子Al，晶体管Q3的发射极与电阻器R3串联连接。
[0045]关于电压稳压器单元，其进一步包括二极管Dl和反向串联连接的齐纳二极管Ul或相似元件(例如TL431)、串联连接的电阻器R4和电容器C2。在辅助恒流电路404和待机稳压器电路408之间，二极管Dl和齐纳二极管Ul与电阻器R4和电容器C2并联连接。
[0046]辅助恒流电路404包括控制电流路径以及第二控制电流路径，其中，控制电流路径沿NPN型晶体管Ql和电阻器R2，第二控制电流路径沿电阻器Rl和NPN型晶体管Q2，电阻器R2并联连接到晶体管Q2的基极和发射极，电阻器Rl并联连接到晶体管Ql的集电极和基极，晶体管Ql的基极连接到晶体管Q2的集电极，同时晶体管Q2的基极连接到晶体管Ql的发射极。此外，电容器Cl并联连接到晶体管Q2的集电极和发射极。
[0047]恒流开关406连接在辅助恒流电路404和工作电路的供电电路410之间，并被配置成当设备负载处于待机状态时通过所述工作电路的供电电路断开。详细地，恒流开关406进一步包括至少两个晶体管、三个电阻器以及第四电容器，其中，电阻器R9并联连接到PNP型晶体管Q5的发射极和基极；晶体管Q5的基极连接到NPN型晶体管Q4的集电极；电阻器R8连接在晶体管Q4的发射极和地之间；电容器C4连接在晶体管Q4的基极和地之间。
[0048]优选地，恒流开关406通过电阻器R7连接到MCU412。
[0049]待机稳压器电路408进一步包括一组电阻器、齐纳二极管U2 (例如TL431)以及电容器C3，该组电阻器由电阻器R5以及串联连接的另一个电阻器R6构成；该组电阻器R5和R6、齐纳二极管U2以及电容器C3并联连接到主恒流电路402并接地。
[0050]以图3所示的实施例作为示例，本发明的待机供电电路由主恒流电路和辅助恒流电路所构成；其中，主恒流电路具有电压稳压器单元ZD1，即使温度或电流波动时，电压稳压器单元ZDl的电压也是稳定的。因此，通过主恒定电流路径的电流Il将是稳定的并且主电流路径的交流阻抗非常高。由于主恒定电流Il不是很小并且电压稳压器单元ZDl也需要足够的电流确保电压的稳定，因此，控制电流12必须足够大。如果电阻器从输入端子Al提供控制电流12，这种电阻器的电阻将不是很大，因此整个恒定电流的交流阻抗将不是很大。对于本发明的恒流电路，主恒定电流的控制电流由辅助恒流电路12提供。因为电流12比Il小得多，并且辅助恒流电路由两个背靠背的晶体管构成，所以控制电流13能非常小并且Rl的电阻能非常大，因此，整个恒定电流的交流阻抗可以持续非常大。
[0051]图5示出根据本发明另一个优选实施例的用于二线制总线对讲系统的待机供电电路。
[0052]如图5所示，待机供电电路500也包括主恒流电路502、辅助恒流电路504、恒流开关506、待机稳压器电路508、工作电路的供电电路510以及MCU512 ;其中，辅助恒流电路504、恒流开关506、待机稳压器电路508、工作电路的供电电路510以及MCU512可以与图4的辅助恒流电路404、恒流开关406、待机稳压器电路408、工作电路的供电电路410以及MCU412相同或相似。为了使说明书保持简洁，不再对相同或相似的电路或元件进行描述。
[0053]主恒流电路502包括主恒定电流路径以及电压稳压器单元，其中，主恒定电流路径与图4中的主恒定电流路径相同或相似，电压稳压器单元ZD2被配置成无论温度或电流如何波动都使电压保持稳定并使所述主电流路径的交流阻抗非常高。
[0054]电压稳压器单元ZD2进一步包括在辅助恒流电路504和待机稳压器电路508之间并联连接的电容器C2和齐纳二极管Dl。
[0055]待机稳压器电路508进一步包括并联连接到主恒流电路502并接地的齐纳二极管D2以及电容器C3。
[0056]对本领域技术人员来说，很显然，电子电感电路可以是下文所描述的通用电子电感电路或专用电子电感电路。
[0057]图6示出根据本发明优选实施例的一种用于二线制总线对讲系统的供电的具有P沟道FET的电子电感电路的电路图。
[0058]如图6所示，电子电感电路EL2包括电容器Cl、电阻器R1、电感线圈L1、续流二极管D1、第二电阻器R2、P沟道FET Ql以及第二二极管。详细地，电子电感电路的输入端子Al和输出端子AO之间的主电路路径沿电感器LI以及P沟道FET Ql的源极端子和漏极端子，并且电感器LI和FET Ql串联连接。而且，电感器LI连接在Al端子和FET Ql的源极端子之间，电阻器Rl和续流二极管Dl分别并联连接到电感器LI，所述P沟道FET Ql的漏极端子连接到输出端子，电容器Cl与第二电阻器R2之间的连接节点BI连接到P沟道FETQl的栅极端子。电子电感电路进一步包括第二二极管，第二二极管并联连接到所述FET的所述源极端子和所述漏极端子。该第二二极管是嵌入在MOSFET中的普通二极管，被配置成防止Vds发生过电压。
[0059]以图6的实施例作为示例，Rl是电路的交流阻抗的关键因素并被设置为大约4.7Ω。在实际的实施例中，电路的交流阻抗最大大约为2kQ。关于电感器LI，应当选择电感器LI以使交流阻抗ZL=2* 31 在300?3400Hz频率下远大于4.7 Ω。对于电容器Cl，值应能确保大约300Hz的滤波器截止频率。将Al连接到稳定的直流电供电并将AO连接到设备负载(即电流负载)时，电容器Cl两端的电压无法瞬时地改变。即Ua=0，Ues=O,并且Ql仍然关断。通过设备负载Ua1-Um=Uai=Uk2，AO的电压降至参考GND，于是电容器Cl由电阻器R2进行充电。当Cl两端的电压大于FETQl的栅极阈值电压时，Ql开始开启。当电流Il达到设备负载所需的电流值时，电容器Cl的充电停止并且Ueil=O，因此，电子电感EL2的
电压降是 UEL2=UA1-UAQ=UZ1+USC。
[0060]由于电感线圈LI的直流电阻值远小于附加的电阻器R1，所以，Zl的交流阻抗主要由电感线圈LI决定，即Z1=RU//R1 乂 Rli ;因此，电子电感EL2的电压降由如下的等式(I)表示:
[0061]UEL2-UAI_UA0-11*RL1+USG (I)
[0062]其中，电感线圈的直流电阻值相比于电阻器Rl的电阻值足够小，即Zl=Ru//Rl ^ Rli。
[0063]接下来，关于电子电感EL2的交流阻抗，如果在端子AO处发生电压波动AU，则Cl两端的电压波动是 AUC1=AU*ZC1/(R2+ZC1)。同时，ΔUci= ΔUsg+ ΔUei= Δ 11/gm+ Δ 11*Z1,于是 Δ U*ZC1/ (R2+ZC1) = Δ 11/gm+ Λ 11*Z1 ;因此 R1+ZQ1= Λ U/ Λ 11=
[0064](1+Zl*gm) * (R2+ZC1) / (Zcl*gm) = {(1+Zl*gm) /gm} * {(R2+ZC1)/ZcJ
[0065]由于电感线圈LI的交流阻抗值比附加的电阻器大得多，因此，Zl的交流阻抗由附加的电阻器 Rl 决定，即 Z1=RU//R1 ^ 町，于是1?1+2(31=八~八11=(1+21吨111)*0?2+2。1)/(Zcl*gm) ^ {(1+Rl*gm) /gm} * {(R2+ZC1) /ZcJ
[0066]因此，端子Al和AO之间的交流阻抗Za2由如下的等式(2)表示:
[0067]Zel2= (R1+Zq1) / / (R2 + ZC1) = { (1 + Zl*gm) /gm} * { (R2 + ZC1) / ZC1} / /(R2+ZC1)~{(l+Rl*gm)/gm}*{(R2+Zcl)/Zcl}//(R2+Zcl) (2)
[0068]其中，ZC1=l/(j*ω*Cl)=l/(j*2*3I*f)，并且“gm”表示FET的跨导。
[0069]当电子电感电路EL2允许直流通过时，优选的是使由等式(I)表示的电压降Uel2很小并且直流电快速响应。另一方面，由等式(2)表示的交流阻抗Za2应比对讲系统的电缆环线电阻足够大，而且，其不根据直流电的变化而变化。
[0070]对本领域技术人员来说，很显然，电子电感电路EL2可以使用N沟道FET代替P沟道FET构建相似的电路作为二线制总线对讲系统的供电。
[0071]图7示出根据本发明另一个实施例的一种用于二线制总线对讲系统的供电的具有N沟道FET的电子电感电路的电路图。
[0072]如图7所示，电子电感电路的元件(除了 N沟道FET Ql)相似于图6中的元件；因此，电子电感电路的输入端子Al和输出端子AO之间的主电路通路沿N沟道FET Ql的漏极端子和源极端子以及电感器LI，并且FET Ql和电感器LI串联连接。此外，电感器LI连接在FET Ql的源极端子和AO端子之间，电阻器Rl和续流二极管Dl分别并联连接到电感器LI，所述N沟道FET Ql的漏极端子连接到输入端子Al，电容器Cl和第二电阻器R2之间的连接节点BI连接到N沟道FET Ql的栅极端子。电子电感电路进一步包括第二二极管，第二二极管并联连接到所述FET的所述源极端子和所述漏极端子。
[0073]总之，图7 中所示的电路与图6中的电路对称。使用图7中所示的电路，端子Al和AO之间的电压降和交流阻抗也适用于分别由等式(I)和(2)所表示。
[0074]根据本发明的另一方面，其提供了一种包括上文所述的用于二线制总线对讲系统的待机供电电路的装置。此外，其还提供了一种包括上文所述的装置的对讲系统。
[0075]相比于现行的现有技术，本发明提出的解决方案包括主恒流电路和辅助恒流电路，其可以实现用于二线制对讲系统的较大的交流阻抗并为处于工作状态情况下和处于待机状态情况下的许多设备负载提供充足的电力。
[0076]尽管已经根据一些优选的实施例对本发明进行了描述，但是，本领域技术人员应当理解这些实施例绝对不应限制本发明的范围。在不背离本发明精神和理念的情况下，对实施例做出的任何改变和修改都应在具有普通知识和技术的人员的理解范围内，从而落入由所附权利要求所限定的本发明的范围内。
【权利要求】
1.用于二线制总线对讲系统的待机供电电路，其中所述待机供电电路被划分为两个供电模块；其中 第一供电模块是待机电路的供电电路，第二供电模块是工作电路的供电电路； 当设备负载处于待机状态时，恒流开关将所述工作电路的供电电路断开；以及 所述待机电路的供电电路包括恒流电路，所述恒流电路的交流阻抗非常大。
2.根据权利要求1所述的待机供电电路，其中，所述待机电路的供电电路进一步包括连接在输入端子和待机稳压器电路之间的恒流电路。
3.根据权利要求2所述的待机供电电路，其中，所述恒流电路进一步包括主恒流电路和辅助恒流电路，其中 所述主恒流电路被配置成使通过所述主恒定电流路径的电流稳定；并且所述辅助恒流电路被配置成在相当低的偏置电压下为主恒流电路提供充足的偏置电流并保持相当大的交流阻抗。
4.根据权利要求3所述的待机供电电路，其中，所述主恒流电路进一步包括主恒定电流路径以及电压稳压器单元，其中，所述电压稳压器单元被配置成无论温度或电流如何波动都使电压保持稳定并使所述主电流路径的交流阻抗非常高。
5.根据权利要求4所述的待机供电电路，其中，所述主恒定电流路径沿第一晶体管以及第一电阻器；其中，所述第一晶体管的集电极连接到输入端子，所述第一晶体管的发射极与所述第一电阻器串联连接。
6.根据权利要求4所述的待机供电电路，其中，所述电压稳压器单元进一步包括: 二极管和反向串联连接的第一齐纳二极管、串联连接的第二电阻器和第一电容器；并 且 所述二极管和所述第一齐纳二极管与所述第二电阻器和所述第一电容器并联连接。
7.根据权利要求6所述的待机供电电路，其中，所述待机稳压器电路进一步包括由串联连接的第三电阻器和第四电路器构成的一组电阻器、第二齐纳二极管以及第二电容器；该组电阻器、所述第二齐纳二极管以及所述第二电容器并联连接并接地。
8.根据权利要求4所述的待机供电电路，其中，所述电压稳压器单元进一步包括并联连接的第一电容器和第一齐纳二极管；所述待机稳压器电路进一步包括并联连接并接地的第二齐纳二极管以及第二电容器。
9.根据权利要求4所述的待机供电电路，其中，所述辅助恒流电路包括控制电流路径以及第二控制电流路径，其中， 所述控制电流路径沿第二晶体管和第五电阻器； 所述第二控制电流路径沿第三电阻器和第六晶体管； 所述第五电阻器并联连接到所述第三晶体管的基极和发射极；并且 所述第六电阻器并联连接到所述第二晶体管的集电极和基极。
10.根据权利要求9所述的待机供电电路，其中，所述辅助恒流电路进一步包括并联连接到所述第三晶体管的集电极和发射极的第三电容器。
11.根据权利要求1所述的待机供电电路，其中，所述待机供电电路进一步包括MCU，所述MCU被配置成控制所述恒流开关接通/断开。
12.根据权利要求1所述的待机供电电路，其中，所述工作电路的供电电路进一步包括电子电感电路以及第二电压稳压器电路。
13.根据权利要求1所述的待机供电电路，其中，所述恒流开关连接在所述待机电路的供电电路与所述工作电路的供电电路之间，被配置成当设备负载处于待机状态时通过所述工作电路的供电电路断开。
14.根据权利要求13所述的待机供电电路，其中，所述恒流开关进一步包括至少两个晶体管、三个电阻器以及第四电容器，其中 第七电阻器并联连接到第四晶体管的发射极和基极； 所述第四晶体管的基极连接到第五晶体管的集电极； 第八电阻器连接在所述第五晶体管的发射极和地之间；并且 所述第四电容器连接在所述第五晶体管的基极和地之间。
15.根据权利要求14所述的待机供电电路，其中，所述第四晶体管的集电极连接到所述电子电感电路；第九电阻器连接到所述第五晶体管的基极和MCU。
16.根据权利要求12所述的待机供电电路，其中，所述电子电感电路包括: 在所述电子电感电路的输入端子和输出端子之间沿电感器以及FET的源极端子和漏极端子的主电路路径，其中所述电感器连接到所述FET的所述源极端子； 分别并联连接到所述电感器的电阻器和续流二极管；以及 在所述输入端子和所述输出端子之间沿电容器的第二电路路径，所述电容器与第二电阻器串联连接，所述第二电路路径并联连接到主电路路径。
17.根据权利要求16所述的待机供电电路，其中，所述电感器与所述FET串联连接，所述电容器和所述第二电阻器之间的节点与所述FET的栅极端子连接。
18.根据权利要求16所述的待机供电电路，其中，所述FET是P沟道FET，所述P沟道FET的漏极端子连接到所述输出端子；所述电感器连接在所述输入端子和所述P沟道FET的源极端子之间。
19.根据权利要求16所述的待机供电电路，其中，所述FET是N沟道FET，所述N沟道FET的源极端子连接到所述输入端子；所述电感器连接在所述N沟道FET的源极端子和所述输出端子之间。
20.用于二线制总线对讲系统的装置，其中，所述装置包括根据上述权利要求任意一项所述的待机供电电路。
【文档编号】H04M9/06GK103828206SQ201280045497
【公开日】2014年5月28日 申请日期:2012年4月16日 优先权日:2012年4月16日
【发明者】周大林, 张仰鹏, 刘名元, 李华坪, 叶志填 申请人:Abb技术有限公司