一种具有多路高速智能can的x86嵌入式cpu主板的制作方法
【技术领域】
[0001]本实用新型涉及自动化领域，具体涉及一种具有多路高速智能CAN的X86嵌入式CPU主板。
【背景技术】
[0002]CAN是Controller Area Network的缩写(以下称为CAN)，是ISO国际标准化的串行通信协议。CAN的高性能和可靠性已被认同，并被广泛地应用于工业自动化、船舶、医疗设备、工业设备等方面。现场总线是当今自动化领域技术发展的热点之一，被誉为自动化领域的计算机局域网。它的出现为分布式控制系统实现各节点之间实时、可靠的数据通信提供了强有力的技术支持。
[0003]目前市场上高速智能CAN产品繁多，但尚无基于X86架构CPU下的多路高速智能CAN同时工作的产品，限制了主流X86嵌入式CPU主板在CAN总线控制领域的应用。
【实用新型内容】
[0004]针对现有技术中的缺陷，本实用新型提供了一种具有多路高速智能CAN的X86嵌入式CPU主板，该CPU主板实现了 X86架构下多路高速智能CAN同时工作。
[0005]第一方面，本实用新型提供了一种具有多路高速智能CAN的X86嵌入式CPU主板，所述CPU主板包括:CPU模块、FPGA可编程逻辑器件和CAN总线接口模块；
[0006]所述CPU模块通过FPGA可编程逻辑器件与CAN总线接口模块连接并进行数据交换；
[0007]所述CPU模块的主体电路芯片包括CPU主处理器、南桥芯片和北桥芯片，所述CPU主处理器与所述北桥芯片连接，所述北桥芯片与所述南桥芯片连接；
[0008]所述CAN总线接口模块包括CAN控制器和CAN接口芯片，所述多路CAN控制器与所述FPGA芯片相连，所述多路CAN控制器中的每一路CAN控制器均连接有CAN接口 ；
[0009]所述CPU模块中的南桥芯片与所述CAN总线接口模块中的FPGA芯片通过PCI总线进行通信，所述FPGA芯片通过接收所述CPU模块中的南桥芯片发送的数据，对CAN控制器进行控制，完成CAN数据发送；
[0010]所述FPGA芯片还用于接收所述CAN接口接收的CAN数据，并将该CAN数据传输至CPU模块，完成CAN数据的接收。可选的，所述CPU模块还包括:与所述南桥芯片连接的输入输出芯片，所述输入输出芯片连接有键盘鼠标接口和并行接口。
[0011]可选的，所述CPU模块还包括:与所述南桥芯片连接的USB接口和IDE硬盘接口。
[0012]可选的，所述南桥芯片通过PCI总线连接有百兆网控制器，所述百兆网控制器连接有百兆网变压器。
[0013]可选的，所述南桥芯片通过PCI总线连接的ISA桥芯片转换为ISA总线，并通过所述ISA总线连接串口控制器。
[0014]可选的，所述串口控制器上连接有串口隔离芯片，用于扩展RS232和RS422串口。
[0015]可选的，所述ISA总线还与所述FPGA芯片、定时计数器芯片和ISA驱动芯片相连。
[0016]可选的，所述PCI总线还与局部总线桥芯片相连，所述局部总线桥芯片与FPGA芯片相连。
[0017]可选的，所述CAN接口为8个。
[0018]可选的，所述CPU处理器采用PM 1.4GHz处理器。
[0019]由上述技术方案可知，本实用新型提供的一种具有多路高速智能CAN的X86嵌入式CPU主板，该CPU主板通过CPU模块中的南桥芯片与所述CAN总线接口模块中的FPGA芯片通过PCI总线进行通信，所述FPGA芯片通过接收所述CPU模块中的南桥芯片发送的数据，并将该数据发送至所述多路CAN控制器，以使所述多路CAN控制器控制所述CAN接口的工作，实现了 X86架构下多路高速智能CAN同时工作，该CPU主板具有抗干扰能力强，性能稳定、通讯可靠，具有广泛的应用。
【附图说明】
[0020]图1为本实用新型一实施例提供的一种具有多路高速智能CAN的X86嵌入式CPU主板的原理框图；
[0021]图2为本实用新型一实施例提供的一种具有多路高速智能CAN的X86嵌入式CPU主板FPGA逻辑器件内部CAN部分原理框图；
[0022]图3为本实用新型一实施例提供的一种具有多路高速智能CAN的X86嵌入式CPU主板的机械尺寸示意图。
【具体实施方式】
[0023]下面结合附图，对实用新型的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。
[0024]本实用新型公开了一种具有多路高速智能CAN的X86嵌入式CPU主板，包括CPU模块和CAN总线接口模块。其CPU模块处理器为PM 1.4GHz，板载512MB DDR2SDRAM.4GB IDE，板上扩展ISA总线、带隔离RS232和RS422、带隔离以太网、USB2.0、LVDS、VGA、并口、PS/2键盘鼠标接口和定时器/计数器等常用PC功能和接口，可作为嵌入式CPU主板应用。CAN总线接口模块由FPGA逻辑芯片配合CAN控制器实现，具有8路带隔离的通讯速率达5000帧/S的高速智能CAN总线接口，且8路CAN可同时以5000帧/S的通讯速率工作。本实用新型成功实现了 X86架构CPU平台下的多路高速智能CAN同时工作的功能。
[0025]本实用新型解决其技术问题所采用的技术方案是:
[0026]所述CPU主板包括:CPU模块、FPGA可编程逻辑器件301和CAN总线接口模块；
[0027]所述CPU模块通过FPGA可编程逻辑器件与CAN总线接口模块连接并进行数据交换；
[0028]所述CPU模块的主体电路芯片包括CPU主处理器101、南桥芯片103和北桥芯片102，所述CPU主处理器与所述北桥芯片连接，所述北桥芯片与所述南桥芯片连接；
[0029]所述CAN总线接口模块包括CAN控制器和CAN接口芯片，所述多路CAN控制器与所述FPGA芯片相连，所述多路CAN控制器中的每一路CAN控制器均连接有CAN接口 ；
[0030]所述CPU模块中的南桥芯片与所述CAN总线接口模块中的FPGA芯片通过PCI总线进行通信，所述FPGA芯片通过接收所述CPU模块中的南桥芯片发送的数据，对CAN控制器进行控制，完成CAN数据发送；
[0031]所述FPGA芯片还用于接收所述CAN接口接收的CAN数据，并将该CAN数据传输至CPU模块，完成CAN数据的接收。
[0032]所述CPU主板中的CPU模块集成了很多的功能模块，配合各种总线和接口功能电路芯片及外围控制电路可实现嵌入式CPU主板功能。包括板载512MB DDR2SDRAM.4GB IDE，板上扩展ISA总线、带隔离RS232、带隔离RS422，带隔离以太网、USB2.0、LVDS, VGA、并口、PS/2键盘鼠标、定时器/计数器等常用的嵌入式计算机功能和接口。
[0033]所述CPU主板CAN总线接口模块采用兼容CAN2.0B规约的CAN控制器SJA1000直接与FPGA可编程器件相连，通过FPGA对CAN控制器进行控制，由FPGA直接响应CAN控制器中断并对读取的CAN数据进行处理传输。FPGA内部设计8路FIFO缓存读取的8路CAN控制器FIFO数据，在FPGA内部重新打包处理，通过南桥芯片PCI总线经PCI TO LOCAL BUS桥芯片转换来的LOCAL BUS总线将数据传输给CPU，提高了 CPU总线使用效率，大大降低了CPU的占有率，使8路CAN的通讯速率可达5000帧/S，且8路CAN可同时以5000帧/S的通讯速率工作。
[0034]本实用新型的一种具有多路高速智能CAN的X86嵌入式CPU主板集成了常用的PC功能和接口，提供8路兼容CAN2.0B规约的智能CAN总线接口，这8路CAN接口能以5000帧/S通讯速率同时工作，成功实现了 X86架构CPU下的多路高速智能CAN同时工作的功能。本实用新型的每路CAN通道都集成完全的电气隔离保护、防浪涌保护，抗干扰能力强，是一款性能稳定、通讯可靠的具有多路高速智能CAN的X86架构嵌入式CPU主板。
[0035]图1示出了本实用新型的的一种具有多路高速智能CAN的X86嵌入式CPU主板电路原理框图。如图1所示，所述CPU主板CPU模块的主体电路芯片包括CPU主处理器101、北桥芯片102、南桥芯片103。CPU主处理器101与北桥芯片102相连接，北桥芯片102再与南桥芯片103相连接。
[0036]所述CPU主板通过与CPU芯片101连接的北桥芯片102的显示功能模块扩展VGA显示202和LVDS显示203，且与LVDS显示203连接有LVDS缓冲401，该北桥芯片通过内存功能模块扩展512M内存201。
[0037]所述CPU主板通过南桥芯片103的USB和硬盘功能模块扩展USB接口 402和4GBIDE硬盘接P 205) ο
[0038]所述CPU主板通过南桥芯片103的LPC总线扩展B1S Flash206，通过LPC总线连接输入输出芯片(SUPER 1芯片207)，提供PS/2键盘鼠标接口 403和并行接口 404。
[0039]所述CPU主板通过南桥芯片103的PCI总线连接PCI百兆网控制器210，百兆网控制器210跟百兆网变压器303连接，扩展百兆网接口。南桥芯片103的PCI总线通过PCITO ISA桥芯片209转换为ISA总线，通过ISA总线连接UART串口控制器304，再连接串口隔离芯片411和412，扩展RS232和RS422串P。
[0040]所述CPU主板南桥芯片103的PCI总线与PCI TO ISA桥芯片相连接，将PCI总线转换为ISA总线，转换后的ISA总线与FPGA芯片301、定时计数器芯片305和ISA驱动芯片302相连接；由FPGA对定时计数器进行译码提供定时计数器功能；由FPGA控制ISA驱动芯片的使能和数据总线方向，ISA总线经驱动芯片302驱动，提供ISA总线接口 422。
[0041]所述CPU主板CAN总线接口模块通过南桥芯片103的PCI总线连接PCI TO LOCALBUS桥芯片208，PCI TO LOCAL BUS桥芯片208与FPGA芯片301相连接，8个CAN控制器413至420与FPGA相连接，8个CAN控制器413至420再与8路CAN隔离接口芯片501至508连接，扩展8路CAN接口。FPGA逻辑芯片内部设置时钟0UT、CAN DE0DE、8路CAN CTRLUNIT，FPGA逻辑芯片功能经过编程获得。
[0042]CAN总线接口模块由FPGA芯片配合多路CAN控制器和CAN接口芯片实现。
[0043]图2为本实用新型一实施例提供的一种具有多路高速智能CAN的X86嵌入式CPU主板FPGA逻辑器件内部