一种独立式键盘操作识别及编码电路的制作方法
【技术领域】
[0001] 本发明设及一种键盘的扫描电路，尤其是一种独立式键盘操作识别及编码电路。
【背景技术】
[0002] 随着嵌入式技术的不断发展，当前各类电子产品普遍采用微控制器作为控制核 屯、，键盘作为主要的输入设备，得到了广泛的应用。
[0003] 目前的键盘扫描主要由微控制器所控制，需要通过运行微控制器中的程序来进 行，遇到干扰，造成程序飞跑，扫描程序将不能正常工作。
[0004] 申请号为CN201010153560.2的发明专利"一种矩阵键盘的快速扫描定位方法"采 用键盘中断触发的方式进入键盘的扫描定位过程，采用多次重复键盘扫描步骤的方法判断 按键是否有效，并对所获得的键值进行状态判断；如果多次采样状态相同，则处于稳定状 态，键值有效;如果多次采样状态不同，键值无效。单键操作或组合键操作需要单独判断，如 是单键操作，则进入单键处理模式;如是组合键操作，则进入组合键处理模式。该专利所述 方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题， W及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理； 没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能;增减按键操作功能 或者是调整按键操作功能时，需要修改键盘扫描定位程序结构。
【发明内容】
[0005] 为了解决现有键盘扫描定位方法存在的上述技术问题，本发明提供了一种独立式 键盘操作识别及编码电路，其特征在于，由独立式键盘、第一移位寄存器、第二移位寄存器、 状态码寄存器、编码器组成。
[0006] 所述一种独立式键盘操作识别及编码电路由扫描脉冲、移位脉冲和锁存脉冲进行 同步控制。
[0007] 所述独立式键盘共有N个按键，设有N位键盘状态信号输出端;所述N位键盘状态信 号为电平信号。
[000引所述第一移位寄存器具有N位并行输入端、N位并行输出端和串行输出端;所述第 二移位寄存器具有串行输入端、N位并行输出端。
[0009] 所述第一移位寄存器的N位并行输入端连接至N位键盘状态信号输出端;第二移位 寄存器的串行输入端连接至第一移位寄存器的串行输出端;第一移位寄存器、第二移位寄 存器的移位脉冲输入端均连接至移位脉冲，第一移位寄存器的预置脉冲输入端连接至扫描 脉冲。所述第一移位寄存器的预置脉冲用于对第一移位寄存器的N位并行输入数据进行输 入锁存。
[0010] 所述状态码寄存器为2XN位二进制寄存器;状态码寄存器中的N位数据输入端连 接至第一移位寄存器的N位并行输出端，另外N位数据输入端连接至第二移位寄存器的N位 并行输出端;所述状态码寄存器的接收脉冲输入端连接至锁存脉冲。
[0011] 所述编码器有2 X N位编码输入端，所述2 X N位编码输入端连接至状态码寄存器的 2XN位数据输出端。
[0012] 所述扫描脉冲、移位脉冲和锁存脉冲的时序满足W下要求:在一个周期中，扫描脉 冲有1个脉冲，移位脉冲有N个脉冲，锁存脉冲有1个脉冲;所述扫描脉冲、移位脉冲和锁存脉 冲按照1个扫描脉冲、1个锁存脉冲、N个移位脉冲的顺序周而复始;所述扫描脉冲和锁存脉 冲的周期为20~100ms。
[0013] 所述第一移位寄存器、第二移位寄存器的移位脉冲边沿有效;所述状态码寄存器 的接收脉冲边沿有效。
[0014] 所述第一移位寄存器的预置脉冲边沿有效或者是电平有效;所述第一移位寄存器 的预置脉冲高电平有效时，所述扫描脉冲为正脉冲;所述第一移位寄存器的预置脉冲低电 平有效时，所述扫描脉冲为负脉冲。
[0015] 所述编码器为只读存储器。
[0016] 所述状态码寄存器的2XN位数据输出端输出2XN位的状态码;所述状态码由有效 状态码和无效状态码组成;所述编码器输出的键号由有效键号和无效键号组成;所述有效 状态码由有效键盘操作或状态产生，编码器输入每一个有效状态码时对应输出相应的有效 键号;所述无效状态码由无效键盘操作或状态产生，编码器输入所有无效状态码时都对应 输出无效键号。
[0017] 所述编码器有M位键号输出端，M值的选择应满足/大于等于有效键号与无效键号 的数量之和。
[0018] 所述的一种独立式键盘操作识别及编码电路还包括键盘状态变化脉冲产生单元， 用于判断独立式键盘输出的键号是否发生改变，当独立式键盘输出的键号发生改变时，输 出键盘状态变化脉冲。
[0019]所述键盘状态变化脉冲产生单元由M位延迟缓冲器、M个异或口和或n组成;M位延 迟缓冲器用于对独立式键盘输出的M位键号分别进行信号延迟;M个异或口的输入分别为M 位延迟缓冲器的输入、输出信号;M个异或口的输出分别连接至或口的输入端;或口的输出 端输出键盘状态变化脉冲。
[0020] 所述N位键盘状态信号与N个按键之间满足一一对应关系。
[0021] 所述一种独立式键盘操作识别及编码电路还包括由振荡器、计数器、脉冲分配器 组成的电路;所述扫描脉冲、移位脉冲、锁存脉冲由振荡器、计数器、脉冲分配器组成的电路 产生;所述脉冲分配器为ROM存储器。
[0022] 所述的N位、2XN位、M位均指二进制位数据。
[0023] 本发明的有益效果是:将对单键操作、组合键操作、键盘维持状态操作的定位，由 满足特定时序要求的扫描脉冲、移位脉冲、锁存脉冲控制转换成同一二进制长度的状态码， 采用统一编码的方式进行处理，单键操作、组合键操作、键盘维持状态操作仅体现在状态码 的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电 路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器、即重新写入只读存 储器的存储内容即可。所述发明电路没有使用单片机、ARM等微控制器，不用运行程序，工作 可靠。
【附图说明】
[0024] 图1是一种独立式键盘操作识别及编码电路原理框图；
[0025] 图2是本发明实施例的独立式键盘电路图；
[0026] 图3是本发明实施例的扫描定位电路图；
[0027] 图4是本发明实施例的第一移位寄存器电路图；
[0028] 图5是本发明实施例的脉冲时序图；
[0029] 图6是本发明实施例的脉冲电路原理图；
[0030] 图7是本发明实施例的键盘状态变化脉冲产生单元的电路图；
[0031 ]图8是本发明实施例的键盘有效操作的相关波形示意图。
【具体实施方式】
[0032] W下结合附图对本发明作进一步说明。
[0033] 图1是一种独立式键盘操作识别及编码电路原理框图，由独立式键盘400、第一移 位寄存器100、第二移位寄存器200、状态码寄存器500、编码器300组成。
[0034] 图2是本发明实施例的独立式键盘400的电路图，共有4个按键，由按键S1、按键S2、 按键S3、按键S4和连接至电源+VCC的上拉电阻Rl、上拉电阻R2、上拉电阻R3、上拉电阻R4组 成。独立式键盘400的4个输出端分别一一对应输出按键S1、按键S2、按键S3、按键S4的状态 信号11、12、13、14，按键按下时，相应输出端的状态信号为低电平;按键未按下时，相应输出 端的状态信号为高电平。
[00巧]图1中的第一移位寄存器100、第二移位寄存器200、状态码寄存器500、编码器300 组成扫描定位电路，其实施例电路图如图3所示。实施例独立式键盘电路输出的状态信号有 4位，因此，第一移位寄存器100、第二移位寄存器200都为4位二进制移位寄存器，其中，第一 移位寄存器100具有并行输入、并行输出和串行输出功能，第二移位寄存器200具有串行输 入、并行输出功能;第一移位寄存器100的4个并行输入端LO~L3依次连接至11、12、13、14， 第二移位寄存器200的串行输入端D2连接至第一移位寄存器100的串行输出端Q13。第一移 位寄存器100、第二移位寄存器200的移位脉冲输入端化Kl、CLK2均连接至移位脉冲CP2，第 一移位寄存器100的预置脉冲输入端CLKO连接至扫描脉冲CP1。
[0036] 状态码寄存器500要求寄存8位二进制数据，其8位数据输入端D57~D50中的4位连 接至第一移位寄存器100的并行输出端Q13~QlO，另外4位连接至第二移位寄存器200的并 行输出端Q23~Q20;实施例中，D57~D54连接至Q23~Q20，D53~D50连接至Q13~Q10。状态 码寄存器500的接收脉冲输入端CLK5连接至锁存脉冲CP3。
[0037] 编码器300的8个输入端A7~AO连接至状态码寄存器500的8个数据输出端Q57~ Q50。编码器300输出经过扫描定位确定的4位二进制键号。
[0038] 图3实施例中，第二移位寄存器200可W选择由各种中规模集成移位寄存器组成， 或者由边沿触发器组成；由边沿触发器组成第二移位寄存器200时，优选由边沿触发的D触 发器组成。状态码寄存器500由边沿触发器组成，优选由边沿触发的D触发器组成，例如，由 双D触发器74肥74、4D触发器74肥175、8D触发器74肥273组成。
[0039] 图4是本发明实施例的第一移位寄存器100的电路图，由4个置位、复位功能均低电 平有效的D触发器101~104、8个与非口 105~112组成。实施例中，D触发器101~104选择双D 触发器74肥