编码器300输出的编 码 C3~C0再一次改变且进入维持状态，该维持状态可能是例如S1单键按下后面的维持状 态，输出无效键号，也可能是S3单键按下后面的维持状态，输出有效键号，直到下一次有效 操作。
[0073]图7中的D6脉冲示意表示编码器300输出的编码C3~C0是处于维持状态，没有变 化，还是发生改变，实际电路中不存在所述的D6脉冲。如图7所示，D6脉冲为低电平，示意表 示编码器300输出的编码C3~C0是处于维持状态，没有变化;D6脉冲为高电平，示意表示编 码器300输出一个周期的有效编码C3~⑶。图7中的Q6反映的是C31~CO 1的变化情况，显然， Q6比D6延迟一个时钟脉冲CP1周期。同样，实际电路中不存在所述的Q6脉冲。
[0074]图7中，编码器300输出的编码C3~C0是处于维持状态，没有变化，还是发生改变， 实际是由4位延迟缓冲器601、异或门602、异或门603、异或门604、异或门605、或门606所组 成的逻辑电路完成。4个异或门分别与编码器300编码输出端C3~C0中的1位相对应，输入分 别为4位延迟缓冲器601的输入、输出信号。例如，异或门602的两个输入信号分别为C0和 C01，C01比C0延迟一个时钟脉冲CP1周期，因此，当C0发生变化时，异或门602输出1个时钟脉 冲CP1周期宽度的正脉冲；当C0为一个时钟脉冲CP1周期宽度变化信号时，异或门602输出2 个时钟脉冲CP1周期宽度的正脉冲。异或门603、异或门604、异或门605分别判断C1~C3是否 发生变化，原理与判断C0是否发生变化相同。异或门602、异或门603、异或门604、异或门605 的输出端分别连接至或门606的输入端，或门606用于综合判断C0~C3是否发生变化，只要 C0~C3发生变化，或门606即输出键盘状态变化脉冲F，该脉冲为正脉冲。
[0075] 实施例中，延迟缓冲器601选择上升沿触发的8D触发器74HC273。
[0076] 延迟缓冲器601还可以采用其他方案，例如，采用RC电路，利用4个RC电路分别对C0 ~C3进行延迟;如果RC电路的延迟时间小于一个时钟脉冲CP1周期，则编码器300输出一个 周期的有效编码C3~C0时，在输出有效编码C3~C0开始和输出有效编码C3~C0结束都产生 一个键盘状态变化脉冲，键盘状态变化脉冲的宽度等于RC电路延迟时间；如果RC电路的延 迟时间大于等于一个时钟脉冲CP1周期，则编码器300输出一个周期的有效编码C3~C0时， 在输出有效编码C3~C0开始时产生一个键盘状态变化脉冲，脉冲宽度大于等于2个时钟脉 冲CP1周期。要求RC电路的延迟时间不超过2个时钟脉冲CP1周期，以免产生漏报。
[0077]实施例中，第一缓冲寄存器101在扫描脉冲CP2的下降沿进行数据锁存，第二缓冲 寄存器102在扫描脉冲CP2的上升沿进行数据锁存。也可以采用第一缓冲寄存器101在扫描 脉冲CP2的上升沿进行数据锁存，第二缓冲寄存器102在扫描脉冲CP2的下降沿进行数据锁 存的方式，此时，数据组合单元500的输出以现态键值在前、前态键值在后的方式组成状态 码。现态键值在前、前态键值在后的方式组成的状态码同样适用于本实用新型。
[0078] 实施例中，改变数据组合单元500的输入连接方式，同样可以以现态键值在前、前 态键值在后的方式组成状态码。
[0079] 所述的实用新型电路中，将对单键操作、组合键操作、键盘维持状态操作的定位， 由时钟脉冲CP1、扫描脉冲CP2控制转换成同一二进制长度的状态码，采用统一编码的方式 进行处理，单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要 增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增 减后的状态码表更新编码器300、即重新写入更新只读存储器的存储内容即可。所述实用新 型电路没有使用单片机、ARM等微控制器，不用运行程序，工作可靠。
【主权项】
1. 一种独立式键盘扫描及编码电路，其特征在于，由独立式键盘、第一缓冲寄存器、第 二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成； 所述独立式键盘共有N个按键，设有N位键盘状态信号输出端； 所述第一缓冲寄存器和第二缓冲寄存器均N位二进制寄存器;所述第一缓冲寄存器的N 位数据输入端依次连接至N位键盘状态信号输出端;所述第二缓冲寄存器的N位数据输入端 依次连接至N位键盘状态信号输出端； 所述第一缓冲寄存器和第二缓冲寄存器的接收脉冲输入端连接至扫描脉冲； 所述数据组合单元设有第一路N位数据输入端、第二路N位数据输入端和2 XN位数据输 出端;所述第一路N位数据输入端依次连接至第一缓冲寄存器的N位数据输出端，第二路N位 数据输入端依次连接至第二缓冲寄存器的N位数据输出端； 所述数据组合单元还设有数据选择信号端;所述数据选择信号端连接至扫描脉冲； 所述状态码寄存器为2 X N位二进制寄存器;状态码寄存器的2 X N位数据输入端连接至 数据组合单元的2 X N位数据输出端； 所述状态码寄存器的接收脉冲输入端连接至时钟脉冲； 所述编码器有2 X N位编码输入端，所述2 X N位编码输入端连接至状态码寄存器的2 X N 位数据输出端;所述编码器有Μ位键号输出端。2. 根据权利要求1所述的一种独立式键盘扫描及编码电路，其特征在于:所述第一缓冲 寄存器、第二缓冲寄存器、状态码寄存器由边沿触发的D触发器组成。3. 根据权利要求1所述的一种独立式键盘扫描及编码电路，其特征在于:所述编码器为 只读存储器。4. 根据权利要求1所述的一种独立式键盘扫描及编码电路，其特征在于:还包括键盘状 态变化脉冲产生单元。5. 根据权利要求4所述的一种独立式键盘扫描及编码电路，其特征在于:所述键盘状态 变化脉冲产生单元由Μ位延迟缓冲器、Μ个异或门和或门组成;Μ位延迟缓冲器用于对独立式 键盘输出的Μ位键号分别进行信号延迟;Μ个异或门的输入分别为Μ位延迟缓冲器的输入、输 出信号;Μ个异或门的输出分别连接至或门的输入端；或门的输出端输出键盘状态变化脉 冲。6. 根据权利要求1所述的一种独立式键盘扫描及编码电路，其特征在于：还包括振荡 器;所述振荡器输出时钟脉冲和扫描脉冲。
【专利摘要】一种独立式键盘扫描及编码电路，由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成。所述电路经由时钟脉冲、扫描脉冲的控制，将对单键操作、组合键操作、键盘维持状态操作的定位，转换成同一二进制长度的有效状态码和无效状态码，经过编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号；不同的单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述实用新型电路不用编写和运行程序，工作可靠。
【IPC分类】G06F3/02
【公开号】CN205353947
【申请号】CN201620006898
【发明人】孔玲爽, 凌云, 王兵, 彭杲, 聂辉
【申请人】湖南工业大学
【公开日】2016年6月29日
【申请日】2016年1月5日