专利名称：：半导体存储器中的自动预充电控制电路及其方法
技术领域：
：本发明涉及一种半导体存储器件的自动预充电控制信号产生电路和方法，特别涉及一种调整写恢复时间的同步半导体存储器的自动预充电控制信号产生电路和方法。
背景技术：
：动态随机存取存储器(DRAM)中的预充电操作可以通过声明(assert)预充电命令，在有效数据库(activebank)或芯片上执行。可以在有效命令(activecommand)之后声明预充电命令。也可以通过自动预充电命令执行预充电操作。典型地，自动预充电命令可以与脉冲读取命令或脉冲写命令同时声明。这通常通过在ADDRESS(地址)10引脚或AP引脚上声明逻辑高位完成。在由提供了读/写命令的脉冲长度指示的量中写入数据之后，具有脉冲写操作的自动预充电用于在从最后数据输入的给定写恢复时间(tWR)之后自动执行预充电操作。写恢复时间tWR可以定义为完成上一数据输入的写操作所需最小时钟周期数，并通过tWR除以时钟周期时间再上舍入次大(nexthighest)整数而计算。图1是说明传统同步动态随机存取存储器(SDRAM)中的预充电操作的方框图。图1中，SDRAM器件100包括存储单元阵列110、字行驱动器(wordlinedriver)120、以及预充电控制电路130。存储单元阵列110接收字行(wordline)信号WL并输出数据DATA(数据)。字行驱动器120根据从ACTIVECOMMAND(有效命令)或PRECHARGECOMMAND(预充电命令)产生的有效信号ACTIVE(有效)输出字行信号WL。预充电控制电路130接收有效信号ACTIVE、从WRITECOMMAND(写命令)产生的写信号WRITE(写)、从AUTO-PRECHARGECOMMAND(自动预充电命令)产生的自动预充电信号AUTO_PRC以及时钟信号CLOCK(时钟)。有效信号ACTIVE根据ACTIVECOMMAND或PRECHARGECOMMAND产生。有效信号ACTIVE还由预充电控制电路130产生。使用时钟信号CLOCK作为所有SDRAM操作的参考。所有操作可以与时钟信号CLOCK的正边界(positiveedge)同步。图2是说明图1中的传统SDRAM的操作的时序图。在时钟周期C1，提供了ACTIVECOMMAND，由此，随着存储单元阵列选择操作开始指定信号，指定有效信号ACTIVE的内部操作激活变成(render)有效。响应有效信号ACTIVE，设置用作行相关电路的字行驱动器电路120，以激活字行信号WL。在时钟周期C3，连同第一个数据输入DATA1，施加写命令WRITE。图2说明在用于设置命令时序的模式寄存器中编程并确定的脉冲时间(burstlength)为四BL4的情况。在连续的时钟周期，使用脉冲写操作将数据写到相邻的内部列地址中的SDRAM，而所述相邻内部列地址取决于脉冲时间和脉冲顺序，从内部列地址发生器产生。通过以有效外部列地址声明写命令，启动脉冲写操作。在与脉冲写命令相同的时钟周期内为最初的列地址提供数据输入。在脉冲时间的末尾取消对内部列地址发生器的选定，即使没有完成内部写。响应这个写命令，激活写操作指定信号WRITE，并将其驱动到有效状态的高电平。在具有预定脉冲时间的写命令之后，将写信号WRITE驱动到非有效(inactive)状态的低电平。在禁止有效信号ACTIVE的情况下，也禁止字行信号WL，这样在存储单元阵列110上不执行写操作。在时钟周期C7，施加预充电命令PRECHARGECOMMAND。将有效信号ACTIVE驱动到非有效状态的低电平，然后将字行信号WL驱动到非有效状态的低电平。从最后一个数据输入DATA4的时钟周期C6到预充电命令PRECHARGECOMMAND的时钟周期C7的时间被称为写恢复时间(tWR)。将数据DATA1至DATA3写入存储单元阵列部件110。然而，在关闭字行信号WL之前写入最后的数据DATA4花费固定的写时间。通常该写入时间包括传过数据输入缓冲器(未示出)、传过具有电阻和/或电容负载的数据线和比特线(未示出)的时间。假设结束写最后的数据DATA4最少花费10纳秒。图3A是说明图1的方框图中的传统预充电操作的第二个时序图。图3A说明时钟周期时间(clockcycleperiod，或tCC)小于10ns的高频操作情况。最小写时间10ns比时钟周期时间长，所以应该确定tWR为两个时钟周期时间。图3B是说明图1的方框图中的传统预充电操作的第三个时序图。图3B说明时钟周期时间(tCC)大于10ns的低频操作情况。最小写时间10ns比时钟周期时间短，所以应该确定tWR为一个时钟周期时间。如图3B所示，时钟周期C7是冗余的，这降低了SDRAM的性能。图3C是说明图1的方框图中的传统自动预充电操作的第四个时序图。在时钟周期C3，连同预充电命令PRECHARGECOMMAND一起施加写命令WRITECOMMAND。自动预充电操作开始于时钟周期C8。图3C说明时钟周期时间(tCC)小于10ns的高频操作情况。最小写时间10ns比时钟周期时间长，所以应该确定tWR为两个时钟周期时间。图3D是说明图1的方框图中的传统自动预充电操作的第五个时序图。图3D说明时钟周期时间(tCC)大于10ns的低频操作情况。最小写时间10ns比时钟周期时间短，所以应该确定tWR为一个时钟周期时间。如图3D所示，时钟周期C7是冗余的，这降低了SDRAM的性能。美国专利第6,343,040、6,215,711、5,748,560、以及Re36,532中公开了使用其它传统预充电操作的SDRAM。
发明内容在一个示范实施例中，本发明表现为一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以改变。在另一个示范实施例中，本发明表现为一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以响应于至少一个控制信号而改变。在另一个示范实施例中，本发明表现为一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以依照频率和/或等待时间信息而改变。在另一个示范实施例中，本发明表现为一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以响应于包括时钟频率信息的至少一个控制信号而改变。在另一个示范实施例中，本发明表现为一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以根据从模式寄存器设置(MRS)命令接收的等待时间信号而改变。在另一个示范实施例中，本发明表现为一种自动预充电控制电路，包括控制电路，用于接收写信号、时钟信号以及至少一个控制信号，所述控制信号包括时钟频率信息和等待时间信息中的至少一个，并输出至少一个通道信号；自动预充电脉冲信号驱动器，用于接收至少一个通道信号、所述写信号、以及使能信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点；以及自动预充电模式使能电路，用于接收所述时钟信号、自动预充电命令、有效信号、以及所述自动预充电脉冲信号，并产生使能信号。在另一个示范实施例中，本发明表现为一种执行自动预充电操作的方法，包括自动预充电控制步骤，用于接收写信号、时钟信号以及至少一个控制信号，所述控制信号包括时钟频率信息和等待时间信息中的至少一个，并输出至少一个通道信号；自动预充电脉冲信号驱动步骤，用于接收至少一个通道信号、所述写信号、以及使能信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点；以及自动预充电模式使能步骤，用于接收所述时钟信号、自动预充电命令、有效信号、以及所述自动预充电脉冲信号，并产生使能信号。图1是说明传统同步动态随机存取存储器(SDRAM)中的预充电操作的方框图。图2是说明图1中的传统SDRAM的操作的时序图。图3A是说明图1的方框图中的传统预充电操作在高频时的第二个时序图。图3B是说明图1的方框图中的传统预充电操作在低频时的第三个时序图。图3C是说明图1的方框图中的传统自动预充电操作在高频时的第四个时序图。图3D是说明图1的方框图中的传统自动预充电操作在低频时的第五个时序图。图4是说明本发明的示范实施例中的SDRAM的方框图。图5A是说明本发明的示范实施例中图4的方框图中的自动预充电操作的时序图。图5B是说明本发明的示范实施例中，在低频情况下，图4的方框图中的自动预充电操作的时序图。图6是说明本发明的示范实施例中图4的自动预充电控制电路的电路图。图7是说明本发明的另一个示范实施例中的自动预充电操作的时序图。图8是说明本发明的另一个示范实施例中图4的自动预充电控制电路的电路图。图9说明本发明的示范实施例中的延迟单元的电路图。图10是说明本发明的示范实施例中，图6和图8的自动预充电控制电路的第一通道和第二通道的变更的电路图。具体实施例方式下文中将参考附图描述本发明的示范实施例。需要注意的是，本发明可以用许多不同的形式具体化。在本发明的示范实施例中，自动预充电起始点可以依照频率和/或等待时间(latency)变化。图4是说明本发明的示范实施例中的SDRAM400的方框图。SDRAM400包括存储单元阵列部件110、字行驱动器120、以及自动预充电控制电路430。SDRAM能够接收命令，该命令可以是外部提供的。这些命令可以包括ACTIVECOMMAND、PRECHARGECOMMAND、WRITECOMMAND、AUTO-PRECHARGECOMMAND、CLOCKCOMMAND(时钟命令)、MODEREGISTERSETTING(MRS)COMMAND(模式寄存器设置命令)。SDRAM400可以从这些命令产生一个或多个信号，将其提供给SDRAM400的一个或多个元件。例如，响应于ACTIVECOMMAND和/或PRECHARGECOMMAND，SDRAM400可以产生ACTIVE信号，并将该ACTIVE信号提供给字行驱动器120和/或自动预充电控制电路430。响应于WRITECOMMAND，SDRAM400还可以产生WRITE信号，并将该WRITE信号提供给自动预充电控制电路430。响应于AUTO-PRECHARGECOMMAND，SDRAM400还可以产生AUTOPRC信号，并将该AUTOPRC信号提供给自动预充电控制电路430。响应于MRSCOMMAND，SDRAM400还可以产生LATENCY(等待时间)信号，并将该LATENCY信号提供给自动预充电控制电路430。字行驱动器120可以产生字行(WL)信号，并将该WL信号提供给存储单元阵列部件110。存储单元阵列部件110读入DATA且写出DATA。等待时间信号LATENCY可以包含诸如DRAM或SDRAM的半导体存储器的操作频率的信息，该操作频率的信息通常由列地址选通(CAS，column-address-strobe)等待时间(CL)信息确立。表1说明CL、频率、以及写恢复时间(tWR)之间的示范关系。表1关于自动预充电操作，在本发明的示范实施例中，自动预充电起始点可以根据从MRSCOMMOND接收的等待时间信号LATENCY而变化。示范实施例的自动与充电控制电路430响应等待时间信号LATENCY，该等待时间信号LATENCY可以在高时钟频率确定为第一逻辑电平，而在低时钟频率确定为第二逻辑电平。例如，如图5A所示，当CL是2时，自动预充电起始点是最后一个数据输入DATA4之后的再下一个时钟周期。如图5B所示，当CL是3时，自动预充电起始点是最后一个数据输入DATA4之后的第二个时钟周期。图6是更详细地说明图4的预充电控制电路430的示范电路图。图6的电路图是实现本发明的各个实施例的自动预充电功能的示范电路。如图6的示范实施例所示，自动预充电控制电路430包括第一电路通道510、第二电路通道520、自动预充电操作选择器530、自动预充电使能(enabling)电路540、自动预充电脉冲(AP)信号产生器550、以及反馈信号产生器560。如图4和图6所示，写信号WRITE、自动预充电信号AUTO_PRC、等待时间信号LATENCY、有效信号ACTIVE、时钟信号CLOCK都输入到自动预充电控制电路430。又如图6所示，第一通道510包括反相器502，用于接收并反转写信号WRITE；开关506，由时钟信号CLOCK触发；以及锁存电路508，其用作寄存器，并响应于时钟信号CLOCK，产生输出信号P1。开关506由时钟信号CLOCK的下降沿触发。第二通道520包括第一通道；两个反相器512、519；开关514，其由时钟信号CLOCK触发；锁存电路516，其用作寄存器；以及NAND(与非)门518，用于接收等待时间信号LATENCY和来自锁存电路516的锁存信号。第二通道520响应于时钟信号CLOCK，产生输出信号P2。开关514由时钟信号CLOCK的前沿(leadingedge)触发。自动预充电操作根据tWR将相应于脉冲时间的写信号WRITE延迟固定数目的时钟周期，并通过合并来自第一通道510和/或第二通道520的已延迟信号与写信号WRITE，产生自动预充电控制信号AP。自动预充电脉冲信号(AP)产生器550包括NOR(或非)门552，其接收来自第一通道510和/或第二通道520的已延迟信号，以及写信号WRITE；NAND门554，其接收NOR门552的输出和来自AUTO_PRC使能电路540的使能信号EN；以及反相器556，其反转NOR门552的输出，以产生自动预充电脉冲(AP)信号。自动预充电操作选择器530包括反相器532，用于产生已转换写信号WRITE；以及开关538，其由从NOR534产生的和信号(summingsignal)触发。NOR门534接收已反转写信号WRITE、时钟信号CLOCK以及来自AUTO_PRC使能电路540的输入信号。如果NOR门534的所有输入信号都是低电平，那么开关538开启，并将AUTO_PRC信号传递给AUTO_PRC使能电路540的反转锁存电路542。自动预充电使能电路540包括锁存电路546，用于锁存有效信号ACTIVE，并产生输出信号/ACTIVE；NMOS晶体管548，其栅极端子(gateterminal)连接到锁存电路546的输出信号/ACTIVE，并耦合到地电压，VSS；以及第二锁存电路542，用于锁存经开关538传递的自动预充电信号AUTO_PRC，并经反相器544产生使能信号EN。反馈信号发生器560包括NMOS晶体管562，其栅极端子连接到从自动预充电脉冲信号发生器550产生的AP信号，并耦合到地电压，VSS。当AP信号为高电平时，开启NMOS晶体管562，而有效信号ACTIVE变为低电平。图5A是展示根据本发明示范实施例中自动预充电方法的操作的时序图，其在下述条件下操作时钟频率高于100MHz，脉冲时间为4，而CL是3。在开机序列(power-upsequence)的时钟周期C1期间，向DRAM400施加MRSCOMMAND，并确定DRAM400在CL为3的模式下操作，如图5A所示。模式寄存器(未示出)可以存储用于控制DRAM400的各种操作模式的数据。模式寄存器对CL、脉冲类型、脉冲时间、测试模式以及各种销售商特定选项编程，以使DRAM400可用于多种不同应用。典型地，不限定模式寄存器的缺省值，所以在开机操作DRAM400之后写模式寄存器。典型地，需要两个时钟周期以完成模式寄存器中的写操作。只要所有存储单元(bank)都处于空闲状态，就可以在操作期间使用同样的命令和时钟周期要求改变模式寄存器内容。可以在接通电源之后、正常操作之前对模式寄存器编程。此外，模式寄存器也可以在正常操作期间改变。图5A显示等待时间信号LATENCY为高电平的情况。例如，当频率大于100MHz(tCC小于10ns)时，等待时间信号LATENCY为高电平。在操作模式期间的时钟周期C3，施加ACTIVE命令，而ACTIVE命令产生ACTIVE信号，然后使能WL信号在高电平(有效状态)。在时钟周期C5，即ACTIVE命令之后两个时钟周期，连同自动预充电命令AUTO-PRECHARGE(自动预充电)一起施加写命令WRITE。然后将WRITE信号激活到高电平。在脉冲数据输入DATA1至DATA4之后，写信号WRITE变为低电平(非有效状态)。根据WRITE信号的低电平的下一时钟上升沿(risingedge)，AP信号进入高电平。AP信号开启NMOS晶体管562，然后ACTIVE信号进入低电平。锁存电路546的输出进入高电平，然后开启NMOS晶体管548。锁存电路542的输入变为低电平，然后EN信号进入低电平。然后AP信号也进入低电平。如图5A所示，AP信号是脉冲信号(单稳多谐振荡器(monostablemultiMbrator)输出)。然后响应于也进入低电平的ACTIVE信号，字行信号WL进入低电平。如图5A所示，自动预充电的起始点是时钟周期C10，即最后一个数据输入DATA4之后的再下一个时钟周期。自动预充电操作还进行在DRAM400内部使已使能的字行变得非有效的处理。图5B展示等待时间信号LATENCY为低电平时的情况。例如，当频率小于100MHz(tCC大于10ns)时，等待时间信号LATENCY为低电平。图5B中的时序图说明本发明示范实施例的自动预充电操作，其在下述条件下操作时钟频率低于100MHz，脉冲时间为4，而CL是1或2。图5B的大多数操作与图5A的操作相同。在这种情况下，因为CL是1或2，所以将来自MRSCOMMAND的等待时间信号设置为低电平。因为时钟周期比写时间10ns长，所以可以将tWR设置为一个时钟周期。因此，图5B与图5A的不同之处在于自动预充电操作的起始点；图5B中是时钟周期C9，相对地，在图5A中是时钟周期C10。在图5B所说明的情况下，作为LATENCY信号为低电平的结果，将P2设置为低电平。因此，如果响应于CLOCK，P1为低电平，那么使能AP信号在高电平，如图5B所示。将本发明的图5A和5B与传统处理的图3A-3C作比较，通过本发明各种实施例实现的改进是清楚的。在高频模式中，本发明各种实施例的操作本质上与传统处理的操作相同；其都在第一个可用周期开始自动预充电操作。然而，在低频模式中，可以看到其差异。比较图5B与图3B和3D，图3B和3D中浪费了时钟周期7，从而降低了DRAM的效率。相反地，在图5B的低频环境下，没有浪费时钟周期9，从而改善了SDRAM400的效率。这一结果部分地通过提供自动预充电控制电路实现，该自动预充电控制电路根据存储器件的频率和/或等待时间，改变存储器件的存储器写恢复时间。通过，例如，根据存储器件的频率和/或等待时间，改变存储器件的存储器写恢复时间，从而改变自动预充电操作的起始点，改进了存储器件的整体效率。图8是更详细地说明图4的自动预充电电路430的示范电路图。图8的示范实施例与图6的示范实施例相似，其中相同的标号代表相同的元件，并省略对其的描述。图8的示范实施例与图6的示范实施例之间的不同之处在于第二通道520的电路。添加了一个或多个延迟单元716，而移除了图6中的反相器512、519。图9展示了延迟单元716的示范电路图，其包括反相器802、808、电阻器804以及电容器806。图7是显示根据本发明另一个示范实施例中的自动预充电方法的操作的时序图，其在下述条件下操作时钟频率高于100MHz，脉冲时间为4，而CL是3。如图7所示，延迟单元716的延迟时间为Δt。添加该Δt进一步确保最后一个数据输入DATA4的写操作正确执行。在CL为3的高频操作期间，可以为最后一个数据输入DATA4的写操作添加最小延迟时间。如上所述，结合图5-6所示的实施例，通过使用本发明的一个或多个示范实施例，可以确定写恢复时间tWR为跨过感兴趣的整个频率范围的时钟周期(例如，表1所示的频率范围)。图10是说明图6和8的自动预充电控制电路430的第一通道510和第二通道520的变更的另一个示范电路图。尽管如从图6和8中所见，通道数和NOR门552的通道输入数为二，然而这些示范实施例中的通道数并不限于二，可以是任意数目。图10说明图6和8的自动预充电控制电路430的第一通道510和第二通道520的修改，其接收多个LATENCY信号输入，并根据所选LATENCY，产生单个输出MP。如图10所示，等待时间越长，频率越高。接收N个(N是大于1的整数)LATENCY信号的通道电路1000包括级联的N个电路1010、1020、1030、1040。在图10的示范实施例中，对于通道电路1000，N＝4。将从等待时间信号LATENCY1到等待时间信号LATENCY4中的一个设置为高电平，而其它为低电平，相应于此，多个时钟频率条件中的一个当前正在SDRAM400中使用。如上所述，通道电路1000接收WRITE信号、CLOCK信号、以及等待时间信号LATENCY1-LATENCY4。通道电路1000包括两个反相器1002和1004，分别用于反转WRITE信号和CLOCK信号；以及串联四个级联电路1010、10200、1030、以及1040。第四级电路1010包括NAND门1012，用于接收已反转的WRITE信号和LATENCY4信号，并将已作NAND操作的输出传递给反相器1014。通过开关1016，将反相器1014的输出传递给锁存电路1018。开关1016由反时钟信号/CLOCK的下降沿触发。将锁存电路1018的输出作为输出信号PL1传递给第三级电路1020的NAND门1024。锁存电路1018由时钟信号CLOCK的上升沿触发。第三级电路1020的NAND门1024接收NAND门1022的输出，其中NAND门1022对/WRITE信号和LATENCY3信号执行NAND操作。第三级电路1020的其它元件与上述第四级电路1010的相同。第三级电路1020将输出信号PL2输出到第二级电路1030，同样，第二级电路1030接收/WRITE信号和LATENCY2的NAND结果。第二级电路1030将输出信号PL3输出到第一级电路1040，同样，第一级电路1040接收/WRITE信号和LATENCY1的NAND结果。将输出信号MP从第一级电路1040输出。输出信号MP指示DRAM400当前所使用的操作的频率、相应于该频率的LATENCY，并输入到图6或8的NOR门552，以便对于当前操作频率确定适当的周期来起始自动预充电操作。参考图10，在操作中，当LATENCY1为高电平而LATENCY2-LATENCY4为低电平时，WRITE信号的下降经开关1046传送到输出信号MP。相似地，当LATENCY2为高电平而LATENCY1和LATENCY3-LATENCY4为低电平时，WRITE信号的下降经开关1036、1039、以及1046传送到输出信号MP。换句话说，在LATENCY2的情况下，将WRITE信号延迟并传送两个时钟周期。相似地，当LATENCY3为高电平而LATENCY1-LATENCY2和LATENCY4为低电平时，WRITE信号的下降经开关1026、1029、1036、1039、以及1046传送到输出信号MP。换句话说，在LATENCY3的情况下，将WRITE信号延迟并传送三个时钟周期。相似地，当LATENCY4为高电平而LATENCY1-LATENCY3为低电平时，WRITE信号的下降经开关1016、1019、1026、1029、1036、1039、以及1046传送到输出信号MP。换句话说，在LATENCY4的情况下，将WRITE信号延迟并传送四个时钟周期。如上所述，对于给定的存储器件，写时间固定。然而，如上文结合本发明各种实施例的描述，外部输入时钟周期时间可以是可变的，而对于给定频率或频率范围，写恢复时间tWR和/或时钟周期数可以适当调整。进一步说，如上所述，依照本发明的各种实施例，甚至当以高频操作存储器件时，也可以正确地获得数据写时间，从而精确地写数据。进一步说，如上所述，依照本发明的各种实施例，当以低频操作存储器件时，可以将写恢复时间tWR设置为一个时钟周期，从而改善了半导体存储器件的性能。需要进一步注意的是，上述多个实施例可以几种方式修改或扩展。例如，SDRAM400可以是另一种类型的DRAM或其它半导体存储器件。需要进一步注意的是，尽管将各种实施例应用到了自动预充电操作中，也可以将其应用于诸如图2、3A以及3B所示的预充电操作中。需要进一步注意的是，尽管上述多个实施例中的多个信号具有特定的诸如高和低的电平，本领域普通技术人员应该明白，这些电平可以容易地翻转。需要进一步注意的是，图6和8所说明的示范实施例是示范性的，其可以以多种方式改变。例如，在图6或8所说明的示范实施例中可以使用二以外其它数目个通道。相似地，对于图10所说明的示范实施例，可以使用不同数目个等待时间信号和不同数目个电路。尽管已经参考示范实施例描述了本发明，但是本领域普通技术人员应该明白，在不脱离本发明的精神和范围的情况下，可以对所述实施例作各种修改。权利要求1.一种自动预充电控制电路，用于响应于包括时钟频率信息的至少一个控制信号，改变半导体器件的写恢复时间。2.如权利要求1所述的自动预充电控制电路，所述自动预充电控制电路接收时钟信号、写信号、自动预充电命令、有效信号、以及至少一个控制信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点。3.如权利要求2所述的自动预充电控制电路，所述自动预充电控制电路包括控制电路，用于接收写信号和控制信号，并依照包括时钟频率信息的至少一个控制信号，选择自动预充电操作的起始点。4.如权利要求2所述的自动预充电控制电路，包括自动预充电使能电路，用于接收自动预充电脉冲信号，并禁止有效信号，从而开始所述自动预充电操作。5.如权利要求2所述的自动预充电控制电路，其中所述至少一个控制信号从外部提供的模式寄存器设置(MRS)命令产生。6.如权利要求5所述的自动预充电控制电路，其中MRS命令还包括模式信息、脉冲类型信息、以及脉冲时间信息中的至少一个。7.一种自动预充电控制电路，用于响应于至少一个控制信号，改变半导体器件的写恢复时间。8.一种自动预充电控制电路，用于响应于至少一个控制信号，改变半导体器件的写恢复时间的时钟周期数。9.如权利要求7所述的自动预充电控制电路，所述至少一个控制信号包括等待时间信息。10.如权利要求9所述的自动预充电控制电路，其中所述写恢复时间与等待时间信息成比例。11.如权利要求9所述的自动预充电控制电路，所述自动预充电控制电路接收时钟信号、写信号、自动预充电命令、有效信号、以及所述至少一个控制信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点。12.如权利要求9所述的自动预充电控制电路，所述自动预充电控制电路包括控制电路，用于接收写信号和控制信号，并依照包括等待时间信息的至少一个控制信号，选择自动预充电操作的起始点。13.如权利要求9所述的自动预充电控制电路，所述自动预充电控制电路包括自动预充电使能电路，用于接收自动预充电脉冲信号，并禁止有效信号，从而开始所述自动预充电操作。14.如权利要求9所述的自动预充电控制电路，其中等待时间信息是CAS等待时间信息。15.如权利要求9所述的自动预充电控制电路，其中所述至少一个控制信号由外部提供的模式寄存器设置(MRS)命令产生。16.如权利要求15所述的自动预充电控制电路，其中MRS命令还包括模式信息、脉冲类型信息、以及脉冲时间信息中的至少一个。17.一种自动预充电控制电路，包括控制电路，用于接收写信号、时钟信号以及至少一个控制信号，所述控制信号包括时钟频率信息和等待时间信息中的至少一个，并输出至少一个通道信号；自动预充电脉冲信号驱动器，用于接收至少一个通道信号、写信号、以及使能信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点；以及自动预充电模式使能电路，用于接收时钟信号、自动预充电命令、有效信号、以及所述自动预充电脉冲信号，并产生使能信号。18.如权利要求17所述的自动预充电控制电路，所述自动预充电模式使能电路还包括反馈信号发生器，用于接收所述自动预充电脉冲信号，并输出反馈信号以禁止所述有效信号，从而开始所述自动预充电操作；自动预充电操作选择器，用于响应于所述时钟信号、所述写信号、所述有效信号，转发所述自动预充电命令；所述自动预充电使能电路，用于接收有效信号和自动预充电命令，并将所述使能信号转发到所述自动预充电脉冲信号驱动器。19.如权利要求17所述的自动预充电控制电路，所述控制电路包括第一通道，包括用于接收写信号并由时钟信号触发的第一开关、以及用于产生第一通道信号的第一锁存电路；以及第二通道，包括所述第一通道的所述第一开关和所述第一锁存电路，并且还包括由时钟信号触发的第二开关、输出锁存信号的第二锁存电路、以及用于接收所述锁存信号和所述至少一个控制信号并产生第二通道信号的逻辑电路。20.如权利要求17所述的自动预充电控制电路，所述控制电路包括至少一个第一通道，包括由时钟信号触发的开关、以及用于产生第一通道信号的锁存电路；以及第二通道，包括所述第一通道的所述开关、以及所述锁存电路，并且还包括用于接收来自所述锁存电路的信号和所述至少一个控制信号的逻辑电路、以及用于延迟第一通道信号并产生第二通道信号的延迟电路。21.如权利要求20所述的自动预充电控制电路，所述延迟电路还包括反相器、电阻器、以及电容器，用于输出第二通道信号。22.如权利要求17所述的自动预充电控制电路，所述控制电路包括串联级联电路，每级电路接收所述写信号、所述时钟信号以及至少一个控制信号，并根据所述至少一个控制信号将写信号延迟不同的量，并输出至少一个通道信号。23.如权利要求22所述的自动预充电控制电路，所述级联电路的第一级电路包括NAND门、反相器、开关、锁存电路、以及用于产生并向后继电路输出通道信号的开关；所述级联电路的后继电路包括NAND门、NAND门、开关、锁存电路、以及开关，并向后继电路输出通道信号；以及所述级联电路的最后一级电路包括NAND门、NAND门、开关、以及锁存电路。24.一种执行自动预充电操作的方法，包括响应于包括时钟频率信息的至少一个控制信号，改变半导体器件的写恢复时间。25.如权利要求24所述的方法，所述方法还包括接收时钟信号、写信号、自动预充电命令、有效信号、以及至少一个控制信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点。26.如权利要求24所述的方法，所述方法还包括接收写信号和控制信号，并依照包括时钟频率信息的至少一个控制信号，选择自动预充电操作的起始点。27.如权利要求24所述的方法，所述方法还包括接收自动预充电脉冲信号，并禁止有效信号，从而开始所述自动预充电操作。28.如权利要求24所述的方法，其中所述至少一个控制信号从外部提供的模式寄存器设置(MRS)命令产生。29.如权利要求28所述的方法，其中MRS命令还包括模式信息、脉冲类型信息、以及脉冲时间信息中的至少一个。30.一种执行自动预充电操作的方法，包括响应于至少一个控制信号，改变半导体器件的写恢复时间。31.一种执行自动预充电操作的方法，包括响应于至少一个控制信号，改变半导体器件的写恢复时间的时钟周期数。32.如权利要求30所述的方法，其中所述至少一个控制信号包括等待时间信息。33.如权利要求32所述的方法，其中所述写恢复时间与等待时间信息成比例。34.如权利要求32所述的方法，所述方法还包括接收时钟信号、写信号、自动预充电命令、有效信号、以及所述至少一个控制信号，并产生自动预充电脉冲信号，该自动预充电脉冲信号指明自动预充电操作的起始点。35.如权利要求32所述的方法，所述方法还包括接收写信号和控制信号，并依照包括等待时间信息的至少一个控制信号，选择自动预充电操作的起始点。36.如权利要求32所述的方法，所述方法还包括接收自动预充电脉冲信号，并禁止有效信号，从而开始所述自动预充电操作。37.如权利要求32所述的方法，其中等待时间信息是CAS等待时间信息。38.如权利要求32所述的方法，其中所述至少一个控制信号由外部提供的模式寄存器设置(MRS)命令产生。39.如权利要求38所述的方法，其中MRS命令还包括模式信息、脉冲类型信息、以及脉冲时间信息中的至少一个。40.一种执行自动预充电操作的方法，包括自动预充电控制步骤，用于接收写信号、时钟信号以及至少一个控制信号，所述控制信号包括时钟频率信息和等待时间信息中的至少一个，并输出至少一个通道信号；自动预充电脉冲信号驱动步骤，用于接收至少一个通道信号、写信号、以及使能信号，并产生自动预充电脉冲信号，所述自动预充电脉冲信号指明自动预充电操作的起始点；以及自动预充电模式使能步骤，用于接收时钟信号、自动预充电命令、有效信号、以及所述自动预充电脉冲信号，并产生使能信号。41.如权利要求40所述的方法，所述自动预充电模式使能步骤还包括反馈信号产生子步骤，用于接收所述自动预充电脉冲信号，并输出反馈信号以禁止所述有效信号，从而开始所述自动预充电操作；自动预充电操作选择子步骤，用于响应所述时钟信号、所述写信号、和所述有效信号，转发所述自动预充电命令；自动预充电使能子步骤，用于接收有效信号和自动预充电命令，并将所述使能信号转发到所述自动预充电脉冲信号驱动步骤。42.如权利要求40所述的方法，所述自动预充电控制步骤包括由时钟信号触发，通过经第一开关和第一锁存电路，接收并处理写信号，产生第一通道信号；以及由时钟信号触发，通过经第一开关、第一锁存电路、第二开关、第二锁存电路和逻辑电路接收并处理写信号，产生第二通道信号。43.如权利要求40所述的方法，所述自动预充电控制步骤包括由时钟信号触发，通过经开关和锁存电路接收并处理写信号，产生第一通道信号；以及由时钟信号触发，通过经开关、锁存电路、用于接收来自所述锁存电路的信号和所述至少一个控制信号的逻辑电路、以及用于延迟第一通道信号并产生第二通道信号的延迟单元接收并处理写信号，产生第二通道信号。44.如权利要求43所述的方法，所述延迟电路包括反相器、电阻器、以及电容器，用于输出第二通道信号。45.如权利要求40所述的方法，所述自动预充电控制步骤包括在串联级联电路的每一级中，接收所述写信号、所述时钟信号以及至少一个控制信号，并根据所述至少一个控制信号将串联级联电路的每一级中的写信号延迟不同的量，并输出至少一个通道信号。46.如权利要求45所述的方法，所述级联电路的第一级电路包括NAND门、反相器、开关、锁存电路、以及用于产生并向后继电路输出通道信号的开关；所述级联电路的后继电路包括NAND门、NAND门、开关、锁存电路、以及开关，并向后继电路输出通道信号；以及所述级联电路的最后一级电路包括NAND门、NAND门、开关、以及锁存电路。全文摘要一种半导体存储器中的自动预充电控制电路及其方法，其中自动预充电起始点可以根据至少一个控制信号、包括时钟频率信息的至少一个控制信号、频率和/或等待时间信息、或从模式寄存器设置命令接收的等待时间信号而改变。包括控制电路，用于接收写信号、时钟信号以及至少一个控制信号，控制信号包括时钟频率信息和等待时间信息中的至少一个，并输出至少一个通道信号；自动预充电脉冲信号驱动器，用于接收至少一个通道信号、写信号和使能信号，并产生指明自动预充电操作的起始点的自动预充电脉冲信号；以及自动预充电模式使能电路，用于接收时钟信号、自动预充电命令、有效信号、和自动预充电脉冲信号，并产生使能信号。文档编号G11C11/409GK1448953SQ0310448公开日2003年10月15日申请日期2003年2月17日优先权日2002年4月1日发明者朴祥均,李镐哲申请人:三星电子株式会社