专利名称：数字信号解码设备和数字信号解码方法
技术领域：
本发明涉及一种应用于诸如光盘设备之类的数字信号再现设备的数字信号解码设备和数字信号解码方法，具体来说，涉及应用于利用PRML技术的信号再现电路的数字信号解码设备和数字信号解码方法。
背景技术：
作为可以记录和再现数字数据的记录介质，由DVD(数字通用光盘)代表的光盘已为大家所熟知。作为一种DVD，DVD-RAM包括一个信号记录层。当此记录层用具有相应的能量的激光束照射时，其晶体状态发生改变。当记录层再次用相应的能量的激光束照射时，会获得对应于记录层的晶体状态的数量的反射光。通过检测此反射光，可以再现记录在记录层上的数字数据。
近年来，采用了PRML技术来改进记录密度。日本专利申请公开出版号No.9-17130(对比文件1)公开了PRML技术。下面将简要介绍一下该技术的内容。
部分响应(PR)是一种通过积极地利用符号间干扰(对应于在相邻位置记录的位的再现信号之间的干扰)，再现数据同时压缩所需信号频带的方法。依据那时产生的符号间干扰的方式，PR可以进一步分为许多不同的类别。例如，在类别1的情况下，记录的数据“1”作为2位再现数据“11”再现，为随后的1位产生了符号间干扰。维特比解码方法(ML)是一种所谓的最大似然序列估计方法，并通过有效地使用再现波形的符号间干扰规则，多次根据信号振幅的信息再现数据。对于此过程，产生与从记录介质获取的再现波形同步的同步时钟，使用将转换为振幅信息的时钟对再现波形本身进行采样。然后，对振幅信息进行相应的波形均衡，以便转换为预先确定的PR响应波形。然后，维特比解码器使用旧的和当前的样本数据输出最可能的数据序列作为再现数据。如前所述的PR方法和维特比解码方法(最大似然解码)的组合叫做PRML方法。PR可以通过对于记录的数据序列的预先确定的PR类别的脉冲响应的卷积运算来计算再现信号序列。换句话说，PR可以将从记录到再现的过程表示为具有N(N＝2m-1，其中m是预先确定的PR的响应长度)个状态的任意的有限态机器。将此有限态机器的任意时间k的(N)状态表示为在垂直方向上排成行的节点，将从相应的状态到时间(k+1)的状态的过渡表示为分支的二维图形叫做格子图。使用维特比算法从再现信号序列获得记录的信号序列，即，查找此格子图上的最短路径，相当于对于多级决策过程的动态编程问题。使用基于此算法的维特比解码器进行具有符号间干扰的有限带宽信道中的传输顺序的最大似然估计。即，从可能的代码序列中选择代码序列，该代码序列最大限度地降低与诸如接收信号等等的序列的均方误差的总和之类的接收信号的序列关联的距离度量(距离函数)。为了将此PRML技术应用到实际中，需要获取再现信号作为预先确定的PR类别的高精度的自适应均衡技术，以及支持前一技术的高精度的时钟再现技术。
下面将讲述在PRML技术中使用的游程长度受限码。PRML再现电路产生与从记录介质再现的信号本身同步的时钟。为了产生稳定的时钟，所记录的信号的极性必须在预先确定的时间段内反转。同时，必须阻止所记录的信号的极性在预先确定的时间段发生反转，以便降低所记录的信号的最大频率。所记录的信号的极性没有发生反转的最大数据长度叫做“最大游程”，没有发生极性反转的最小数据长度叫做“最小游程”。具有8位最大游程和2位最小游程的调制规则叫做(1，7)RLL。具有8位最大游程和3位最小游程的调制规则叫做(2，7)RLL。作为在光盘中使用的典型的调制/解调方法，(1，7)RLL和EFM Plus是已知的，并在美国专利No.5,696,505(对比文件2)中进行了说明。
近年来，光盘设备的数据再现速度迅速地提高，需要500MHz或更高的运算速度。数据再现电路的功率消耗与运算速度成比例地增大。此外，记录线密度的增大需要较高阶的PRML信号处理。使用较高阶的PRML需要更复杂的信号处理，以及较大规模的电路。然而，由于笔记本电脑的普及，需要功率消耗低的光盘设备，PRML再现电路的功率消耗必须大大地降低。此外，维特比解码器作为PRML再现电路的一部分阻碍了处理速度的提高，由于它除了其复杂的电路之外还执行叫做ACS进程的反馈回路进程。
为了解决这些问题，在日本专利No.2,755,375中说明了可以简化维特比解码器的电路的技术(对比文件3)。此外，在日本专利申请公开出版号No.10-22840中说明了一种可以通过在此对比文件3中说明的技术中添加叫做Radix-4的预加载进程来提高运算速度，同时抑制电路规模的增大的技术(对比文件4)。此外，在＂A Newarchitecture for the fast Viterbi algorithm＂，Inkyu Lee，Sonntag，J.L.，Global Telecommunications Conference，2000，GLOBECOM′00.IEEE，Volume3，2000，pp.1664-1668中说明了可以提高维特比解码器的运算速度的技术(对比文件5)。
根据对比文件3中说明的技术，电路可以使用一般的维特比算法的维特比解码器简单，但是运算速度不能提高。
根据对比文件4中说明的技术，预加载进程导致操作字长度的增大，并增大功率消耗，超出处理速度的提高所带来的好处。
此外，根据对比文件5中说明的技术，可以并行地执行维特比算法所特有的加法和比较进程，从而可以提高运算速度。然而，由于并行进程，电路复杂性大大地增大，从而导致功率消耗增大。
发明内容
本发明的目标是提供一种运算速度高并且功率消耗低的数字信号解码设备和数字信号解码方法。
根据本发明的一个方面的数字信号解码设备是一种用于通过最大似然估计从卷积编码输入信号序列产生二进制代码序列的数字信号解码设备，包括计算单元，该单元被配置为每次在两个连续的时间从输入信号序列计算分支度量值，加法-比较-选择单元，该单元被配置为在预先确定的分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将预先确定的分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
根据本发明的一个方面的数字信号解码方法是一种用于通过最大似然估计从卷积编码输入信号序列产生二进制代码序列的数字信号解码方法，包括每次在从输入信号序列计算的预先确定的分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将预先确定的分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
在随后的描述中将阐述本发明的其他目标和优点，经过描述，这些目标和优点将变清楚，也可以通过本发明的实践来了解。本发明的目标和优点可以通过下文中特别指出的手段和它们的组合来实现和获得。
本说明书收入的并构成本说明书的一部分的
了本发明的目前优选的实施例，与上文给出的一般说明，下面给出的优选的实施例的详细说明一起，用于说明本发明的原理。
图1是显示了根据本发明的一个实施例的加法-比较-选择单元的结构的电路图；图2是显示了应用了包括根据本发明的实施例的加法-比较-选择单元的维特比解码器的记录/再现电路的布局的方框图；
图3是显示包括根据本发明的一个实施例的加法-比较-选择单元的维特比解码器的布局的方框图；图4是显示根据本发明的一个实施例的度量寄存器的布局的方框图；图5显示了对应于PR(1221)的格子图。
图6显示了对应于PR(1221)的转换的格子图；图7显示了根据本发明的一个实施例的对应于PR(1221)的格子图；图8显示了对称2态蝶形格子图；图9是显示分支度量的左移加法的图表；图10是显示最大/最小节点上的分支度量的右移加法的图表；图11显示了通过移动分支度量的形成两次重复格子图；图12是显示对应于PR(1221)的转换的维特比解码器的ACS单元的结构的示例的方框图；以及图13是讲述根据本发明的一个实施例的数字信号解码方法的概述的流程图。
具体实施例方式
下面将参考附图描述本发明的一个实施例。
首先描述转换的维特比算法。此算法将格子图转换为通过移动与度量比较外面的相应的时间的样本数据关联的度量操作和格子图上的路径选择操作而修改的格子图，并包括(a)通过比较当前时间的节点的度量和不考虑递归步骤的给定值之间的差选择下一次达到相应的状态的幸存路径的步骤，以及(b)在每一个节点添加移动的分支度量的步骤。
例如，下面将使用图5和6描述具有信道＝(1221)的脉冲响应并使用(1，7)RLL代码的普通维特比解码器。图5显示了对应于PR(1221)的普通格子图。当在PR(1221)中使用(1，7)RLL代码时，内部状态的数量是6。假设S0、S1、S3、S4、S6和S7为这些内部状态。此外，还假设{-3，-2，-1，0，1，2，3}是理想的信道输出振幅值，Y(k)是时间k的实际信道输出振幅。此外，还假设M0是在时间k达到状态S0的路径的度量，M1是达到状态S1的路径的度量，M3是达到状态S3的路径的度量，M4是达到状态S4的路径的度量，M6是达到状态S6的路径的度量，M7是达到状态S7的路径的度量。在从时间k过渡到时间k+1时，状态S0分叉到状态S0和S1，状态S1达到状态S3，状态S3分叉到状态S6和S7，状态S4分支到状态S0和S1，状态S6达到状态S4，状态S7分支到状态S6和S7。根据下列公式确定在时间k+1达到相应的状态和时间k+1的相应的状态的度量值的要选择的最大似然路径如果M0(k)+(Yk+3)2＜M4(k)+(Yk+2)2，则选择S0(k)→S0(k+1)。
M0(k+1)＝M0(k)+(Yk+3)2-Yk2如果M0(k)+(Yk+3)2＞＝M4(k)+(Yk+2)2，则选择S4(k)→S0(k+1)。
M0(k+1)＝M4(k)+(Yk+2)2-Yk2如果M0(k)+(Yk+2)2＜M4(k)+(Yk+1)2，则选择S0(k)→S1(k+1)。
M1(k+1)＝M0(k)+(Yk+3)2-Yk2如果M0(k)+(Yk+3)2＞＝M4(k)+(Yk+2)2，则选择S4(k)→S0(k+1)。
M1(k+1)＝M4(k)A-(Yk+2)2-Yk2如果M3(k)+(Yk-1)2＜M7(k)+(Yk-2)2，则选择S3(k)→S6(k+1)。
M6(k+1)＝M3(k)+(Yk-1)2-Yk2如果M3(k)+(Yk-l)2＞＝M7(k)+(Yk-2)2，则选择S7(k)→S6(k+1)。
M6(k+1)＝M7(k)+(Yk-2)2-Yk2
如果M3(k)+(Yk-2)2＜M7(k)+(Yk-3)2，则选择S3(k)→S7(k+1)。
M7(k+1)＝M3(k)+(Yk-2)2-Yk2如果M3(k)+(Yk-2)2＞＝M7(k)+(Yk-3)2，则选择S7(k)→S7(k+1)。
M7(k+1)＝M7(k)+(Yk-3)2-Yk2无条件地进行下列路径选择和度量更新。
选择S1(k)→S3(k+1)。
M3(k+1)＝M1(k)+(Yk)2-Yk2选择S6(k)→S4(k+1)。
M4(k+1)＝M6(k)+(Yk)2-Yk2通过每次执行比较/选择进程，维特比解码器可以获得最大似然序列。
图5是显示了如前所述的过程流的格子图。在时间k+1有两个路径达到状态S0，即，在时间k从状态S0过渡，以及在时间k从状态S4过渡。这两个路径的似然率分别是M0+6*Y(k)+9和M4+4*Y(k)+4作为通过将相应的过渡路径(分叉)的似然率与作为时间k的似然率的度量M0和M4相加所获得的总和。通过比较这些似然率，值较小的似然率被确定为时间(k+1)的状态S0的度量M0。
同样，在时间k+1有两个路径达到状态S1，即，在时间k从状态S0过渡，以及在时间k从状态S4过渡。这两个路径的似然率分别是M0+4*Y(k)+4和M4+2*Y(k)+1作为通过将相应的过渡路径(分叉)的似然率(分叉度量)与作为时间k的似然率的度量M0和M4相加所获得的总和。通过比较这些似然率，值较小的似然率被确定为时间(k+1)的状态S1的度量M1。
此外，在时间k+1只有一个路径达到状态S3，即，在时间k从状态S1过渡。因此，在时间k+1度量M3是通过将从状态S1过渡到状态S3的分叉度量与M1相加所获得的M1+0。
同样，在时间k+1只有一个路径达到状态S4，即，在时间k从状态S6过渡。因此，在时间k+1度量M4是通过将从状态S6过渡到状态S4的分叉度量与M6相加所获得的M6+0。
在时间k+1有两个路径达到状态S6，即，在时间k从状态S3过渡，以及在时间k从状态S7过渡。这两个路径的似然率分别是M3-2*Y(k)+1和M7-4*Y(k)+4作为通过将相应的过渡路径(分叉)的似然率与作为时间k的似然率的度量M3和M7相加所获得的总和。通过比较这些似然率，值较小的似然率被确定为时间(k+1)的状态S6的度量M6。
同样，在时间k+1有两个路径达到状态S7，即，在时间k从状态S3过渡，以及在时间k从状态S7过渡。这两个路径的似然率分别是M3-4*Y(k)+4和M7-6*Y(k)+6作为通过将相应的过渡路径(分叉)的似然率(分叉度量)与作为时间k的似然率的度量M3和M7相加所获得的总和。通过比较这些似然率，值较小的似然率被确定为时间(k+1)的状态S7的度量M7。
在维特比解码器的相应的时间执行如前所述的进程的操作内容可以分成下列三个步骤(如果对于达到状态S0的情况对它们进行概述)。
(1)加法M0+6*Y(k)+9M4+4*Y(k)+4这两个操作是独立的，并可以并行地处理。
(2)比较M0+6*Y(k)+9M4+4*Y(k)+4比较第一个进程所获得的值。
(3)选择If M0+6*Y(k)+9＜M4+4*Y(k)+4M0(k+1)＝M0+6*Y(k)+9
If M0+6*Y(k)+9＞＝M4+4*Y(k)+4M0(k+1)＝M4+4*Y(k)+4根据第二个进程(比较)的结果选择第一个进程(加法)的其中一个结果。
需要如前所述的三个进程(所谓的ACS进程)。从上文的描述可以看出，这三个进程必须依次执行，从而阻碍了高速传输的处理速度。已经讲述了普通的维特比解码进程的概述。
下面将描述转换的维特比算法。此算法通过更改操作顺序提供了相似的操作，从而简化了整个进程。下面将以图8、9和10所示的2态格子结构为示例描述此算法的详细信息。
图8显示了普通的2态格子图(对称的2态蝶形格子结构)。此格子结构的基本结构与图6的格子图相同。在图8中，M1(k)和M2(k)是代表时间k的两个状态的似然率的度量。从状态S1过渡到状态S1的权重(分支度量)是ak，从状态S1过渡到状态S2的权重(分支度量)是bk，从状态S2过渡到状态S1的权重(分支度量)是ck，从状态S2过渡到状态S2的权重(分支度量)是dk。在图8中，在时间(k+1)的度量M1(k+1)和M2(k+1)分别由下列公式来计算M1(k+1)＝Min[M1(k)+ak，M2(k)+ck]M2(k+1)＝Min[M1(k)+bk，M2(k)+dk]在这些操作中，可以提供分支度量ak和ck，如图9所示。即，M1(k+1)＝Min[M1(k)+ak，M2(k)+ck)M2(k+1)＝Min[M1(k)+ak+(-ak+bk)，M2(k)+ck+(-ck+dk)]此外，还可以提供分支度量bk和dk，如图10所示。即，M1(k+1)＝Min[M1(k)+ak，M2(k)+ck]M2(k+1)＝Min[M1(k)+ak+(-ak+bk)，M2(k)+ck+(-ck+dk)]
通过这样的修改，由于M1选择进程不需要分支的任何权重，因此进程可以得到简化。图11是用于说明图10中的进程重复许多次的情况的图表。在图11中，在时间(k+1)计算度量的操作分别由下列公式来描述M1(k+1)＝Min[M1(k)，M2(k)]+A(k)M2(k+1)＝Min[M1(k)，M2(k)+C(k)]+B(k)对于A(k)＝ak+1B(k)＝(-ak+bk)+ck+1C(k)＝(ak-bk-ck+dk)由于计算A(k)、B(k)和C(k)的操作可以独立于比较-选择进程并行地执行，因此进程可以得到简化。已经讲述了转换的维特比算法的概述。
图6是一个显示了这样的转换的维特比算法应用于PR(1221)的如前所述的情况的示例的格子图。在此图表中，S0、S1、S3、S4、S6和S7代表了对应于PR(1221)的六个状态，M0、M1、M3、M4、M6和M7是达到相应的状态的度量。在图6中，在时间(k+1)的相应的状态的度量分别由下列公式来计算M0(k+1)＝Min[M0(k)+5，M4(k)]+4*Y(k)+2*Y(k+1)+4M1(k+1)＝Min[M0(k)+3，M4(k)]+2*Y(k)+1M3(k+1)＝M1(k)M4(k+1)＝M6(k)M6(k+1)＝Min[M3(k)，M7(k)+3]-2*Y(k)+1M7(k+1)＝Min[M3(k)，M7(k)+5]-4*Y(k)-2*Y(k+1)+4在上述操作中，由于比较-选择进程可以只通过以前的度量值和常量的操作来实现，电路可以大大地简化。然而，由于作为每一个周期的处理时间的约束的关键路径仍是恒定的加法-比较-选择，与图5所示的布局相比，处理速度没有显著的提高。
图12是一个显示了基于图6所示的格子图实现了ACS进程的硬件的方框图。在图1 2中，附图标记S0、S1、S3、S4、S6和S7与图6中的附图标记表示相同的状态。附图标记M0、M1、M3、M4、M6和M7与图6中的附图标记表示相同的度量值。图12左边的M0、M1、M3、M4、M6和M7表示在前一次确定的度量值，而图12右边的那些符号是ACS进程确定的新度量值。此外，BM0、BM1、BM6和BM7是位于图6的格子图右边的分支的权重，并分别由下列公式给出BM0＝4*Y(k)+2*Y(k+1)+4BM1＝2*Y(k)+1BM6＝-2*Y(k)+1BM7＝-4*Y(k)-2*Y(k+1)+4如图12所示，维特比解码器的ACS单元包括加法器201到212、比较器213到216，以及选择器217到220。
加法器201计算度量M0和常数“5”的总和。比较器213将加法器201的总和与度量M4的值进行比较。同时，加法器205将加法器201的输出和BM0相加，加法器206将度量M4和BM0相加。如果比较器213的第一个输入值小于其第二个输入值，则选择器217选择其第一个输入；如果比较器213第一个输入值大于其第二个输入值，则选择器217选择其第二个输入。例如，如果比较器213的比较结果是[M0+5＜M4]，则选择器217的输出是加法器205的输出。相反，如果比较器213的比较结果是[M0+5＞＝M4]，则选择器217的输出是加法器206的输出。如此选择的结果被用作下一次的度量M0。
同样，加法器202计算(M0+3)。比较器214将(M0+3)与M4的值进行比较。同时，加法器207将加法器202的输出和BM1相加，加法器208将度量M4和BM1相加。如果比较器214的第一个输入值小于其第二个输入值，则选择器218选择其第一个输入；如果比较器214第一个输入值大于其第二个输入值，则选择器218选择其第二个输入。例如，如果比较器214的比较结果是[M0+3＜M4]，则选择器218选择加法器207的输出。相反，如果比较器214的比较结果是[M0+3＞＝M4]，则选择器218选择加法器208的输出。
此外，加法器203计算(M7+3)。比较器215将(M7+3)与M3的值进行比较。同时，加法器209将度量M3和BM6相加，加法器210将加法器203的输出和BM6相加。如果比较器215的第一个输入值小于其第二个输入值，则选择器219选择其第一个输入；如果比较器215的第一个输入值大于其第二个输入值，则选择器219选择其第二个输入。例如，如果比较器215的比较结果是[M7+3＜＝M3]，则选择器219选择加法器210的输出。相反，如果比较器215的比较结果是[M7+3＞M3]，则选择器219选择加法器209的输出。
同样，加法器204计算(M7+5)。比较器216将(M7+5)与M3的值进行比较。同时，加法器211将度量M3和BM7相加，加法器211将加法器204的输出和BM7相加。如果比较器216的第一个输入值小于其第二个输入值，则选择器220选择其第一个输入；如果比较器216第一个输入值大于其第二个输入值，则选择器220选择其第二个输入。例如，如果比较器216的比较结果是[M7+5＜＝M3]，则选择器220选择加法器212的输出。相反，如果比较器216的比较结果是[M7+5＞M3]，则选择器220选择加法器211的输出。
如此，实现了对应于转换的维特比算法的ACS进程。
下面将讲述根据本发明的维特比解码进程作为如前所述的转换的维特比算法的改进版本。本发明与转换的维特比算法结合使用双态维特比算法。如果格子图上的分支具有一个权重，则该分支被分成许多分支，以消除在一个分支上合并所有分支的以前的加法进程的必要。图7显示了如在上述示例中使用对应于PR(1221)的格子图的实际示例。在使用根据本发明的快速维特比算法时在时间(k+1)计算度量值的操作分别按下列方式描述
M0_0(k+1)＝Min[M0_0(k)，M4(k)]+4*Y(k)+2*Y(k+1)+9M0_1(k+1)＝Min[M0_0(k)，M4(k)]+4*Y(k)+2*Y(k+1)+7M1(k+1)＝Min[M0_1(k)，M4(k)]+2*Y(k)+1M3(k+1)＝M1(k)M4(k+1)＝M6(k)M6(k+1)＝Min[M3(k)，M7_0(k)]-2*Y(k)+1M7_0(k+1)＝Min[M3(k)，M7_1(k)]-4*Y(k)-2*Y(k+1)+7M7_1(k+1)＝Min[M3(k)，M7_1(k)]-4*Y(k)-2*Y(k+1)+9在如前所述的进程中，由于所有比较和选择等式不具有依赖于每次的样本值(Y(k))的任何部分，进程可以独立于分支度量运算而并行地执行。此外，分支度量运算可以通过通用化转换的维特比算法所特有的运算来简化。
图2显示了根据本发明的记录/再现电路的布局。如图2所示，记录/再现电路包括光学拾取头101、记录补偿表102、记录补偿控制器103、(1，7)RLL调制器106、低通滤波器107、A/D转换器108、自适应均衡器109、维特比解码器110、解调器111、自适应学习电路112，以及PLL电路113。
下面将描述电路的运算连同记录/再现电路的记录和再现模式中的运算。(1，7)RLL调制器106调制记录数据，以满足(1，7)RLL游程限制。记录补偿控制器103响应调制器106所产生的记录数据的单个游程参考记录补偿表102在相应的时间产生记录脉冲。记录补偿控制器103所产生的记录脉冲被光学拾取头101转换为光信号，然后，用这些光信号照射光盘100。在光盘100上，记录层的晶体状态随着照射光的强度而变化。数据记录模式中的一系列运算已经讲述。
下面将讲述数据再现模式中的运算。光学拾取头101发出具有相应的强度的激光束，该激光束冲击光盘100。响应此激光束，光盘100反射具有对应于记录的数据的强度的光。光学拾取头101检测此反射光，并输出对应于反射光量的电信号。此电信号接受低通滤波器107的相应的频带限制。来自低通滤波器107的输出信号被A/D转换器108转换为数字信号。来自A/D转换器108的输出信号在自适应均衡器109中接受波形均衡，以获得对应于目标PR类别的响应波形。那时的均衡特征被自适应学习电路112调节。维特比解码器110检查来自自适应均衡器109的输出是数据“1”，还是“0”，并获取二进制数据。所获得的二进制数据在解调器111中接受与(1，7)RLL调制相反的过程(解调)，从而获取记录的数据。与这些操作同时，PLL电路113根据自适应均衡器109的输出控制采样时钟，以在A/D转换器108中设置相应的采样时间。
下面将使用图3讲述维特比解码器100的内部布局。如图3所示，维特比解码器100包括四个区块，即，分支度量操作单元121、比较-选择单元122、度量寄存器124和路径存储器123。
分支度量操作单元121在两个连续的时间计算来自输出信号Y(k)的分支度量BM00-BM71和来自自适应均衡器109的Y(k+1)。在如上所述的PR(1221)的情况下，分支度量操作单元121的运算按如下方式描述BM00 ＝4*Y(k)+2*Y(k+1)+9BM01 ＝4*Y(k)+2*Y(k+1)+7BM1＝2*Y(k)+1BM6＝-2*Y(k)+1BM70 ＝4*Y(k)-2*Y(k+1)+7BM71 ＝-4*Y(k)-2*Y(k+1)+9度量寄存器124保存了每次计算的最小度量值，该度量值在下一次比较-选择进程中使用。同时，度量寄存器124执行一个进程，以避免度量值的溢出。
图4显示了度量寄存器124的布局的示例。如图4所示，度量寄存器124包括触发器161到168，移位电路169，以及加法器170到177。触发器161到168保存比较-选择单元122在相应的时间获取的度量值。移位电路169将触发器161保存的值分为一半。加法器170到177从触发器161到168保存的值减去移位电路169的输出值，以获取新的度量值，如此防止了度量值的溢出。
比较-选择单元122执行一个加法进程，该加法进程将当前时间的分支度量与前一次的度量值相加，将总和与前一次的度量值进行比较，并选择具有较大似然率的度量值。同样，在PR(1221)的情况下，我们具有M0_0(k+1)＝Min(M0_0(k)，M4(k))+BM00M0_1(k+1)＝Min(M0_0(k)，M4(k))+BM01M1(k+1)＝Min(M0_1(k)，M4(k))+BM1M3(k+1)＝M1(k)M4(k+1)＝M6(k)M6(k+1)＝Min(M3(k)，M7_0(k))+BM6M7_0(k+1)＝Min(M3(k)，M7_1(k))+BM70M7_1(k+1)＝Min(M3(k)，M7_1(k))+BM71路径存储器123将比较-选择单元122的选择结果存储预先确定的时间段，并在预先确定的时间段消逝之后将其作为最后的二进制数据输出。
下面将使用图1描述对应于根据本发明的PR(1221)的维特比解码器的加法-比较-选择(ACS)单元的内部结构。参考图1，附图标记BM00、BM01、BM1、BM6、BM70和BM71表示分支度量值，即，分支度量操作单元121的输出信号。附图标记M0_0、M0_1、M1、M4、M6、M7_0、M3和M7_1表示度量值，即，度量寄存器124的输出信号。
如图1所示，维特比解码器(ACS单元)122包括加法器131到142，比较器143到146，以及选择器147到152。
加法器131到142中的每一个都计算两个输入值的总和。比较器143到146中的每一个都比较两个输入值。选择器147到152中的每一个都根据比较器143到146中的对应的一个的比较结果输出两个输入值中的一个。
加法器131和132、比较器143、以及选择器147的组合实现了下列比较-选择进程。
M0_0(k+1)＝Min(M0_0(k)，M4(k))+BM00同样，加法器133和134、比较器143、以及选择器148的组合实现了下列比较-选择进程。
M0_1(k+1)＝Min(M0_0(k)，M4(k))+BM01加法器135和136、比较器144、以及选择器149的组合实现了下列比较-选择进程。
M1(k+1)＝Min(M0_1(k)，M4(k))+BM1加法器137和138、比较器145、以及选择器150的组合实现了下列比较-选择进程。
M6(k+1)＝Min(M3(k)，M7_0(k))+BM6加法器139和140、比较器146、以及选择器151的组合实现了下列比较-选择进程。
M7_0(k+1)＝Min(M3(k)，M7_1(k))+BM70加法器141和142、比较器147、以及选择器152的组合实现了下列比较-选择进程。
M7_1(k+1)＝Min(M3(k)，M7_1(k))+BM71来自选择器147到152的输出作为新的度量值变成度量寄存器124的输入信号。来自比较器143到146的输出，即，比较结果变成路径存储器123的输入信号。
如此，执行了根据本发明的维特比解码器的比较-选择进程。
图13概述了本发明的数字信号解码方法的主要部分。即，下面将概述分支度量操作单元121和比较-选择单元122的进程。如图13所示，分支度量操作单元121每次从输入信号序列计算分支度量值(BM00、BM01、BM1、BM6、BM70和BM71)(ST1)。比较-选择单元122根据分支度量操作单元121的计算结果执行加法-比较-选择(ACS)进程(ST2)。即，单元1 22在预先确定的分支度量值(例如，BM00)的计算时间之前一个单位时间比较两个度量值(例如，M0_0和M4)，独立于此比较进程，将预先确定的分支度量值(例如，BM00)添加到这两个度量值(例如，M0_0和M4)，根据两个度量值的比较结果(例如，比较器143的输出)，选择两个总和(例如，选择器147)中的一个，并将所选择的值作为下次要使用的度量值输出。
具体来说，单元122并行地执行下列第一和第二个进程。在预先确定的条件(例如，比较器143)下划分的许多分支度量值(例如，BM00、BM01)的第一个分支度量值(例如，BM00)的计算时间之前一个单位时间，第一个进程比较两个度量值(例如，M0_0和M4)，独立于此比较进程，将第一个分支度量值(例如，BM00)添加到这两个度量值(例如，M0_0和M4)，根据两个度量值的比较结果(例如，比较器143的输出)，选择两个总和(例如，选择器147)中的一个，并将所选择的值作为下次要使用的度量值输出。
在预先确定的条件(例如，比较器143)下划分的许多分支度量值(例如，BM00、BM01)的第二个分支度量值(例如，BM01)的计算时间之前的一个单位时间，第二个进程只比较两个度量值(例如，M0_0和M4)，独立于此比较进程，将第二个分支度量值(例如，BM01)添加到这两个度量值(例如，M0_0和M4)，根据两个度量值的比较结果(例如，比较器143的输出)，选择两个总和(例如，选择器148)中的一个，并将所选择的值作为下次要使用的度量值输出。
每次重复如前所述的第一和第二个进程。
在上述实施例中，示范了PR(1221)。然而，本发明不仅限于此，并可以同样应用于其他类别的部分响应。本发明具有下列几点。即，在第一个步骤中产生接受转换进程的简单的格子图。如果所产生的格子图具有带有一个权重的分支度量，则更改该图表以将该分支度量划分为两态，这两个状态在第二个步骤中并行地接受ACS进程。通过根据以这种方法产生的格子图来配置硬件，可以实现能够获得两个高速进程和低功耗的维特比解码器。
那些精通本技术的人可以轻松地实现其他优点，并进行各种修改。因此，本发明的更广的方面不仅局限于这里显示和描述的具体细节和代表性的实施例。相应地，在不偏离所附权利要求和它们的等效内容所定义的一般发明概念的精神或范围的情况下，可以进行各种修改。
权利要求
1.一种用于通过最大似然估计从卷积编码输入信号序列产生二进制代码序列的数字信号解码设备(110)，其特征在于包括计算单元(121)，该单元被配置为每次在两个连续的时间从输入信号序列计算分支度量值；以及加法-比较-选择单元(122)，该单元被配置为在预先确定的分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将预先确定的分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
2.根据权利要求1所述的设备，其特征在于，加法-比较-选择单元并行地执行第一个进程，用于在按预先确定的条件划分的许多分支度量值的第一个分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将第一个分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出；以及第二个进程，用于在按预先确定的条件划分的许多分支度量值的第二个分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将第二个分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
3.根据权利要求1所述的设备，其特征在于，加法-比较-选择单元(122)包括第一加法单元(131)，该单元被配置为在一个单位时间之前将第一个分支度量值添加到第一个度量值；第二加法单元(132)，该单元被配置为在一个单位时间之前将第一个分支度量值添加到第二个度量值；第三加法单元(133)，该单元被配置为在一个单位时间之前将第二个分支度量值添加到第一个度量值；第四加法单元(134)，该单元被配置为在一个单位时间之前将第二个分支度量值添加到第二个度量值；比较单元(143)，该单元被配置为只比较第一和第二个度量值，并输出第一和第二个度量值中的一个；第一选择单元(147)，该单元被配置为根据比较单元的比较结果选择第一和第二个加法单元计算的总和中的一个，并将所选择的值作为下次要使用的第一个度量值输出；以及第二选择单元(148)，该单元被配置为根据比较单元的比较结果选择第三和第四个加法单元计算的总和中的一个，并将所选择的值作为下次要使用的第二个度量值输出。
4.一种用于通过最大似然估计从卷积编码输入信号序列产生二进制代码序列的数字信号解码方法，其特征在于包括在每次在两个连续的时间从输入信号序列计算的预先确定的分支度量值的计算时间之前的一个单位时间，只比较(ST2)两个度量值，独立于比较进程将预先确定的分支度量值添加到两个度量值，根据两个度量值的比较结果选择(ST2)两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
5.根据权利要求4所述的方法，其特征在于，该方法并行地执行第一个进程，用于在按预先确定的条件划分的许多分支度量值的第一个分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将第一个分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出；以及第二个进程，用于在按预先确定的条件划分的许多分支度量值的第二个分支度量值的计算时间之前的一个单位时间，只比较两个度量值，独立于比较进程将第二个分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
全文摘要
公开了一种数字信号解码设备和数字信号解码方法。根据本发明的一个方面的数字信号解码设备是一种用于通过最大似然估计从卷积编码输入信号序列产生二进制代码序列的数字信号解码设备，包括加法－比较－选择单元，该单元被配置为在每次在两个连续的时间预先确定的分支度量值的计算时间之前一个单位时间只比较两个度量值，独立于比较进程将预先确定的分支度量值添加到两个度量值，根据两个度量值的比较结果选择两个总和中的一个，并将所选择的值作为下次要使用的度量值输出。
文档编号G11B20/18GK1523601SQ200310124309
公开日2004年8月25日 申请日期2003年12月26日 优先权日2002年12月27日
发明者山川秀之 申请人:株式会社东芝