专利名称：存储卡和搭载在存储卡中的卡用控制器以及存储卡的处理装置的制作方法
技术领域：
本发明涉及存储卡和搭载在存储卡中的卡用控制器以及存储卡的处理装置，更详细地，涉及用快闪存储器等的非易失性半导体存储器的存储卡的控制方法。
背景技术：
通常，当对存储卡进行格式化时，只对文件管理信息进行初始化，而文件本体的数据(例如，用户数据)保持不变的情形是很多的。这时，因为不删除文件本体的数据，所以存在复原的可能性。因此，在保持机密方面希望不仅进行文件管理信息的初始化，而且也删除文件本体的数据。
又，在已有的SD(Secure Digital(保密数字))存储卡中，例如，定义用于删除指定的块区域的数据的块删除指令。但是，已有的块删除指令指定用户数据区域内的删除范围(块区域)，对每个块区域删除数据，存在着指定删除范围很烦杂那样的问题。特别是，在块删除指令的情形中，存在着不能够删除替代存储块区域的数据那样的问题。
又，在存储卡或快闪存储器中，指定多个块区域的各地址，指定用于同时一齐删除多个块区域的数据的多块删除的指令(例如，请参照美国专利5,418,752)与从起始的块区域的地址和块区域的数量(大小)指定连续的多个块区域(删除的范围)，定义用于同时一齐删除的多个块区域的数据的范围指定的指令(例如，请参照日本特开平11-224492号专利公报)等。
但是，因为为了完全删除文件本体的数据，在某些情形中主机的操作变得很烦杂，所以人们正在寻求操作的高效率化。
此外，最近，也存在着定义可以实现称为芯片擦除的功能的指令的快闪存储器(例如，请参照日本特开平5-274215号专利公报)。但是，在该芯片擦除指令的情形中，不能够只删除文件本体的数据，不适合于格式。
发明内容
根据本发明的第1方面，提供一种搭载在存储卡中的卡用控制器，其特征在于包含，接受来自处理装置的第1指令的第1接口；向可以删除数据的非易失性存储器芯片，输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。
根据本发明的第2方面，提供一种存储卡，其特征在于包含，可以删除数据的非易失性存储器芯片；和控制上述非易失性存储器芯片的卡用控制器，该卡用控制器包含接受来自处理装置的第1指令的第1接口、向上述非易失性存储器芯片输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口将用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令输出的控制电路。
根据本发明的第3方面，提供一种存储卡的处理装置，该存储卡包含可以删除数据的非易失性存储器芯片、和可以输出用于删除存储在该非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令的卡用控制器，其特征在于该处理装置包含，取入上述存储卡的槽；和向被取入到上述槽内的上述存储卡，发出用于由上述卡用控制器输出上述用户数据擦除指令的第1指令的主机用控制器。
根据本发明的第4方面，提供一种存储卡，其特征在于包括，快闪存储器，它包括具有存储用户数据的用户数据区域和存储上述用户数据以外的数据的非用户数据区域的第1NAND型快闪存储器芯片、和只具有上述用户数据区域的第2NAND型快闪存储器芯片；和卡用控制器，包含接受来自处理装置的第1指令的第1接口；和向上述快闪存储器输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口，由上述第2接口输出用于删除存储在上述快闪存储器中的全部数据的芯片擦除指令作为上述第2指令；向上述快闪存储器中的至少上述第2NAND型快闪存储器芯片，输出上述芯片擦除指令。
图1是表示按照本发明的第1实施方式的，以数码相机和SD存储卡为例的构成图。
图2是表示图1所示的SD存储卡的构成例的方框图。
图3是表示图2中的NAND型快闪存储器的构成例的图。
图4是表示图1所示的SD存储卡的基本构成的图。
图5是表示以图4所示的SD存储卡为例，可以设定的工作模式和管脚分配的关系的图。
图6是表示用于说明与实施例1有关的删除工作的定时图。
图7是表示用于说明与实施例2有关的删除工作的定时图。
图8是表示用于说明与实施例3有关的删除工作的定时图。
图9是表示按照本发明的第2实施方式的，NAND型快闪存储器的构成例的方框图。
图10A和10B是表示图9的NAND型快闪存储器的各存储器芯片的构成例的图。
图11是表示用于说明与第2实施方式有关的，删除工作的定时图。
图12是表示按照本发明的第3实施方式的，以便携式电话和SD存储卡为例的构成图。
具体实施例方式
下面，我们一面参照附图一面说明本发明的实施方式。
图1表示按照本发明的第1实施方式的存储卡及其处理装置。此外，这里，我们以存储卡是SD存储卡，处理装置是数码相机的情形为例进行说明。
在作为主机的数码相机100的机体101中，设置了安装SD存储卡200的槽103。又，在上述机体101内，设置着主机侧控制器105。
主机侧控制器105备有用于访问安装着的SD存储卡200的功能。即，主机侧控制器105控制(在本例的情形中，为数字图像)对上述SD存储卡200进行的用户数据的写入和读出。又，主机侧控制器105，例如当对SD存储卡200进行格式化时，向SD存储卡200发出用户数据删除指令(第1指令)。该用户数据删除指令，例如，是用于对将用户数据作为文件本体的数据时的文件管理信息进行初始化，并且完全删除全部用户数据的串行信号。
此外，主机侧控制器105也可以备有用于拍摄或显示数字图像的功能。或者，也可以用与主机侧控制器105不同的芯片处理器，进行这种处理。
图2表示上述SD存储卡200的基本构成。此外，这里，我们说明快闪存储器由1个NAND型快闪存储器芯片(第1NAND型快闪存储器)构成的情形。
SD存储卡200，通过安装在数码相机100的槽103中接受电源供给而进行工作，进行与来自主机侧控制器105的访问相应的处理。即，SD存储卡200，安装在PCB(Printed Circuit Board(印刷电路板))上，具有NAND型快闪存储器210和卡侧控制器220。
NAND型快闪存储器210，例如，是以块(多页)为单位进行通常的数据删除的非易失性半导体存储器。又，该NAND型快闪存储器210，例如，以页为单位，进行数据的写入和读出。而且，本实施方式的NAND型快闪存储器210备有称为用户数据删除的功能，可以完全删除全部用户数据(例如，包含将用户数据作为文件本体的数据时的文件管理信息)。此外，关于NAND型快闪存储器210的详细情形将在后面述说。
卡侧控制器220被构建为作为管理NAND型快闪存储器210内的物理状态的控制器。例如，卡侧控制器220保持表示逻辑块地址和物理块地址的对应的逻辑变换表和表示是否已经将各物理块分配给某个逻辑块的表。在该卡侧控制器220中，设置着成为控制电路的CPU(Central Processing Unit(中央处理器))221、作为第2接口的快闪存储器接口(I/F)222、作为第1接口的主机接口(I/F)223、缓冲RAM(Random Access Memory(随机存取存储器))224、和作为寄存器的SRAM(Static RAM(静态RAM))225。
快闪存储器接口222进行卡侧控制器220和NAND型快闪存储器210之间的接口处理。经过各种信号线(例如，电源Vdd、接地Vss、I/O、Ready·/Busy(就绪·/工作中)、允许指令锁存CLE、允许地址锁存ALE、芯片使能/CE、允许读出/RE和允许写入/WE等)将快闪存储器接口222和NAND型快闪存储器210连接起来。此外，在信号名称前附加斜杠(/)表示该信号是低有效的。例如当芯片使能/CE为低电平时使NAND型快闪存储器210起动。
又，在快闪存储器接口222中，设置ECC(Error Checking &Correction Code(差错检验和校正码))电路226。
主机接口223进行卡侧控制器220和主机侧控制器105之间的接口处理。主机接口223，经过后述的多条信号管脚，输入或输出各种信号(例如，电源Vdd、接地Vss、数据、卡检测、时钟和指令等)。
当将从主机侧控制器105送过来的数据写入到NAND型快闪存储器210中时，缓冲RAM224暂时存储一定量的数据(例如，8页)，当将从NAND型快闪存储器210读出的数据送出到主机侧控制器105时，缓冲RAM224暂时存储一定量的数据。又，缓冲RAM224也可以作为CPU221的作业区域来使用。
CPU221管理SD存储卡200的全部工作。CPU221，例如，通过当SD存储卡200接受电源供给时，将存储在NAND型快闪存储器210内的固件(用于控制CPU的程序)加载在SRAM225上实施预定的处理，在缓冲RAM224上作成各种表。又，CPU221，接受来自主机侧控制器105的写入指令、读出指令或通常的删除指令，实施对NAND型快闪存储器210的预定处理。进一步，CPU221经过缓冲RAM224控制数据传送处理。
此外，CPU221，通过不将固件全体(或它的一部分)，从NAND型快闪存储器210加载在SRAM225上，而存储在设置在控制器220内的Read Only Memory(ROM(只读存储器)(图中未画出))中，也可以实施该ROM上的控制程序。
又，当接受来自主机侧控制器105的用户数据删除指令时，CPU221，例如，生成用于可以删除存储在NAND型快闪存储器210中的、包含将用户数据作为文件本体的数据时的文件管理信息的、全部用户数据的用户数据删除指令(第2指令)，通过快闪存储器接口222输出到NAND型快闪存储器210。
SRAM225是用于存储由CPU221控制的控制程序和初始值等的存储器。
ECC电路226对写入到NAND型快闪存储器210的数据和从NAND型快闪存储器210读出的数据，实施纠错处理。
图3表示上述NAND型快闪存储器210的构成。例如，NAND型快闪存储器210内的存储单元阵列(存储区域)210a，一般，分成ROM区域210b和通常区域210c。ROM区域210b是用于存储在控制NAND型快闪存储器210中所需的信息(例如，关于用于数据的编程和删除的高电压微调的信息、用于冗余处理的地址信息和NAND型快闪存储器自身的控制程序等)的，用户和卡侧控制器220不能利用的区域(非用户数据区域)。通常区域210c是用户或卡侧控制器220可以利用的存储空间。
上述通常区域210c，例如，分成控制信息存储区域(非用户数据区域)210d和用户数据区域210e。控制信息存储区域210d包含机密数据区域210g和管理数据区域210h。机密数据区域210g是用于存储机密数据的区域，在该区域210g中，保存着例如用于加密的密钥信息和认证时使用的卡固有的机密数据(SD存储卡200的保密信息和媒体ID等)。管理数据区域210h是主要存储关于SD存储卡200的管理信息的区域，在该区域210h中存储着例如，关于固件、用于控制固件的初始值数据、寄存器的初始值数据、NAND型快闪存储器210的各区域的位置信息等的信息(或者它的一部分)。
用户数据区域210e是用于存储使用该SD存储卡200的用户可以自由地存取和利用的用户数据(在本例的情形中，包含将数字图像作为文件本体的数据时的文件管理信息)的区域，例如，备有保护数据区域210f、一般数据区域210i和替代存储块区域210j。保护数据区域210f是用于存储重要数据的区域，例如，是只有当通过与安装着SD存储卡200的数码相机100的相互认证，证明了数码相机100的正当性时才可以访问的区域。替代存储块区域210j是用于以块为单位置换一般数据区域210i中的不良单元(cell)的区域。又，替代存储块区域210j也可以用作用于暂时保存快闪存储器固有的回写数据的备用块。
这里，上述NA NAND型快闪存储器210以称为页(例如，2112Byte(字节)或512Byte)的单位进行数据的写入和读出。又，以称为包含多个页的块(例如，128kByte或16kByte)的单位进行通常的数据删除。进一步，当格式化时，可以完全删除例如，用户数据区域210e的全部块区域的数据，即全部用户数据(所谓的用户数据擦除功能)。
进一步，在本实施方式中使用的NAND型快闪存储器210具有例如，约90nm(毫微米)的配线宽度。或者，也可以使用具有不到70nm的配线宽度的NAND型快闪存储器。作为NAND型快闪存储器210，例如，可以使用在1块芯片中具有大于等于2GB(千兆位)的容量的存储器。在这种NAND型快闪存储器的情形中，作为配线材料。例如可以使用包含Cu(铜)的材料。
此外，例如由FAT文件系统管理搭载在SD存储卡200中的NAND型快闪存储器210。
又，作为上述NAND型快闪存储器210，既可以是在1个存储单元中存储1位数据的二值存储器，也可以是在1个存储单元中存储大于等于2位的数据的多值存储器。进一步，也可以将上述NAND型快闪存储器210和上述卡侧控制器220安装在同一LSI(Large ScaleIntegrated Circuit(大规模集成电路))基片上。
图4是表示上述SD存储卡200的基本构成的图。SD存储卡200备有为了与上述主机侧控制器105接触(通信)的多条(在本例的情形中，管脚P1～P9的9条)信号管脚230。各管脚P1～P9，经过主机接口223，与卡侧控制器220电连接。
作为一个例子，将管脚P1分配作为数据信号(DAT3)用和卡检测(CD)信号用。分别地，管脚P2分配作为指令(CMD)用，管脚P4分配作为电源Vdd用，管脚P5分配作为时钟信号(CLK)用。管脚P3和P6分配作为接地Vss用。分别地，管脚P7、P8、P9分配作为数据信号(DAT0、1、2)用。
图5是表示上述的SD存储卡200的可以设定的工作模式和管脚分配的关系的图。在本实施方式中，SD存储卡200备有3个工作模式，例如SD4bit模式、SD1bit模式和SPI模式。即，SD存储卡200的工作模式大致区别为SD模式和SPI模式。在SD模式的情形中，根据来自数码相机100的主机侧控制器105的总线宽度变更指令，将SD存储卡200设定为SD4bit模式或SD1bit模式。
这里，当关注4个数据信号用的管脚P1(DAT3)、P7(DAT0)、P8(DAT1)、P9(DAT2)时，在以4位宽度为单位进行数据传送的SD4bit模式中，将4个数据信号用的管脚P1、P7、P8、P9全部用于数据传送。另一方面，在以1位宽度为单位进行数据传送的SD1bit模式中，只将数据信号用的管脚P7用于数据传送。完全不使用数据信号用的管脚P8、P9。又，将数据信号和卡检测用管脚P1，例如，用于从SD存储卡200到主机侧控制器105的非同步中断等。
在SPI模式中，将数据信号用的管脚P7用作从SD存储卡200到主机侧控制器105的数据信号线(DATA OUT(数据输出))。将指令(CMD)用的管脚P2用作从主机侧控制器105到SD存储卡200的数据信号线(DATA IN(数据输入))。完全不使用数据信号用的管脚P8、P9。
又，在SPI模式中，将数据信号和卡检测用的管脚P1用于从主机侧控制器105到SD存储卡200的芯片选择信号(CS)的发送。
在这种构成中，通过将SD存储卡200安装在数码相机100的槽103中，经过信号管脚230，进行与主机侧控制器105之间的通信。例如，当将数据写入到SD存储卡200的NAND型快闪存储器210中时，卡侧控制器220与从主机侧控制器105给予管脚P5的时钟信号同步，取入给予管脚P2的写入指令作为串行信号。即，只经过管脚P2，将来自主机侧控制器105的各指令串行地输入到卡侧控制器220。
这里，我们进一步说明NAND型快闪存储器210和卡侧控制器220之间的通信。卡侧控制器220例如经过8位的I/O线(I/O1～I/O8)进行与NAND型快闪存储器210之间的通信。例如，当将数据写入到NAND型快闪存储器210中时，卡侧控制器220，经过I/O1～I/O8，从快闪存储器接口222，顺序地向NAND型快闪存储器210输入数据输入指令(80H)、列地址、页地址、数据和程序指令(10H)。
但是，上述指令(80H)的“H”表示16进制数，实际上，将称为“10000000”这样的8位信号给予I/O1～I/O8。即，快闪存储器接口222并行地输出由多位定义的指令。又，将快闪存储器接口222和NAND型快闪存储器210连结起来的I/O线被指令和数据所共有。
这样，进行数码相机100的主机侧控制器105和SD存储卡200之间的通信的接口(主机接口223)和进行NAND型快闪存储器210和卡侧控制器220之间的通信的接口(快闪存储器接口222)，其通信方式是不同的。
下面，关于上述构成中的用户数据擦除功能，即，完全删除存储在安装在数码相机100中的SD存储卡200的NAND型快闪存储器210中的全部用户数据时的方法，我们进行以下的说明。
<实施例1>
图6是表示以块为单位重复删除用户数据区域210e内的全部用户数据时的方法的图。
例如，当对SD存储卡200进行格式化时，从数码相机100的主机侧控制器105输出用户数据删除指令。经过信号管脚230，将该用户数据删除指令串行地输入到SD存储卡200内。
这样一来，SD存储卡200的卡侧控制器220，经过主机接口223，取入该用户数据删除指令。而且，由CPU221生成用户数据擦除指令。从快闪存储器接口222，经过8位的I/O线，将该生成的用户数据擦除指令并行地输出到NAND型快闪存储器210。
在该实施例1的情形中，CPU221，例如，根据存储在管理数据区域210h中的NAND型快闪存储器210的各区域的位置信息，求得存储用户数据的各块区域的地址。而且，对每个块区域自动地生成用于重复删除由得到的地址指定的各块区域内的数据的用户数据擦除指令，例如如图6所示的，由地址输入指令(60H)、块地址(B-Add)和删除指令(D0H)构成的用户数据擦除指令。即，在该实施例1中，与存储用户数据的块区域数(最大是用户数据区域210e内的全部块区域数(n))相应地重复生成用户数据擦除指令。例如，当通过利用删除块大小为16kByte的NAND型快闪存储器，对1024个块的用户数据区域连续地进行删除工作时，删除与1.6GByte相当的用户数据。
输入用户数据擦除指令的NAND型快闪存储器210，以块为单位重复删除用户数据区域210e内的全部用户数据(包含上述文件管理信息)。即，NAND型快闪存储器210，例如如图6所示，在允许指令锁存CLE成为“高(H)”，允许地址锁存ALE成为“低(L)”，芯片使能/CE(0)成为“L”，允许读出/RE成为“H”的状态中，响应允许写入/WE从“L”上升到“H”时的边沿，锁存I/O线上的指令(60H)～。而且，当取入删除指令(D0H)时，开始删除对应的块区域内的数据的用户数据删除工作，使Ready·/Busy(R·/B)为“L”。这样，重复上述工作直到删除用户数据区域210e内的全部用户数据为止。因此，在对SD存储卡200进行格式化中，不仅可以删除(初始化)文件管理信息，而且也可以简单地删除用户数据。
如上所述，通过数码相机100的简单操作，可以以块为单位重复删除用户数据区域210e内的用户数据。即，与来自数码相机100的用户数据删除指令相应，能够自动地生成用于可以容易地删除全部用户数据的用户数据擦除指令。因此，可以不需要烦杂的操作，简单地删除包含替代存储块区域210j的用户数据区域210e内的全部用户数据。所以，在对SD存储卡200进行格式化后，例如即便第三者试图复原用户数据，也能够保护用户数据不会泄漏等。即，可以容易地保持机密。
此外，当与由测试步骤预先写入到块区域内的预定冗长部分(例如最初页的冗长位)的表示是否为不良块的识别标志相应，不删除不良块区域内的数据时，因为可以余留该标志，所以也具有在擦除工作后不需要再写入标志的优点。
<实施例2>
图7是表示一齐(同时)删除用户数据区域210e内的全部用户数据时的方法的图。这里，我们将以块为单位重复指定进行擦除处理的范围的情形为例进行说明例如，当对SD存储卡200进行格式化时，从数码相机100的主机侧控制器105输出用户数据删除指令。这样一来，SD存储卡200的卡侧控制器220，经过信号管脚230和主机接口223，串行地取入该用户数据删除指令。而且，由CPU221生成用户数据擦除指令。
在该实施例2的情形中，CPU221，例如，根据存储在管理数据区域210h中的NAND型快闪存储器210的各区域的位置信息，求得存储用户数据的各块区域的地址。而且，对每个块区域重复生成用于一齐删除由得到的地址指定的各块区域的数据的用户数据擦除指令，例如如图7所示的由地址输入指令(60H)和块地址(B-Add)构成的指令，并且最后，自动地生成附加了删除指令(D0H)的用户数据擦除指令。即，在该实施例2中，与存储用户数据的块区域数(最大为用户数据区域210e内的全部块区域数(n))相应地重复生成由地址生成指令(60H)和块地址(B-Add)构成的指令。
经过8位的I/O线，从快闪存储器接口222，将由CPU221生成的用户数据删除指令并行地输出到NAND型快闪存储器210。因此，NAND型快闪存储器210一齐删除用户数据区域210e内的全部用户数据(包含上述文件管理信息)。即，NAND型快闪存储器210，例如如图7所示，在允许指令锁存CLE成为“高(H)”，允许地址锁存ALE成为“低(L)”，芯片使能/CE(0)成为“L”，允许读出/RE成为“H”的状态中，响应允许写入/WE从“L”上升到“H”时的边沿，顺序地锁存I/O线上的指令(60H)～。这样一来，重复上述工作直到完全锁存了I/O线上的指令(60H)～为止。而且，当取入删除指令(D0H)时，开始同时删除对应的各块区域内的数据的用户数据删除工作，使Ready·/Busy(R·/B)成为“L”。
根据该实施例2那样的方法，也与上述实施例1的情形同样，在对SD存储卡200进行格式化时，不仅可以删除(初始化)文件管理信息，而且也可以简单地删除用户数据。
又，该实施例2的情形，通过在用户数据中，例如只不删除文件管理信息而使它余留下来，预先不删除不良块区域内的无效的数据，只删除有效的数据等，也可以容易地进行通用性高，效率好的删除工作。
<实施例3>
图8是表示一齐删除用户数据区域210e内的全部用户数据时的其它方法的图。这里，我们将块区域数(块大小)用于指定进行擦除处理的范围中的情形为例进行说明。
例如，当对SD存储卡200进行格式化时，从数码相机100的主机侧控制器105输出用户数据删除指令。这样一来，SD存储卡200的卡侧控制器220，经过信号管脚230和主机接口223，串行地取入该用户数据删除指令。而且，由CPU221生成用户数据擦除指令。
在该实施方式3的情形中，CPU221，例如，根据存储在管理数据区域210h中的NAND型快闪存储器210的各区域的位置信息，求得存储用户数据的起始块区域的地址(开始地址SA)和从该起始块区域到最终块区域的块区域数(块大小BS)。而且，自动地生成用于一齐删除由得到的开始地址SA和块大小BS连续指定的范围内的各块区域内的数据的用户数据擦除指令，例如如图8所示的由大小输入指令(CM0)、块大小(BS)，地址输入指令(CM1)、开始地址(SA)和指定范围删除指令(CM2)构成的用户数据擦除指令。
经过8位的I/O线，从快闪存储器接口222，将由CPU221生成的用户数据擦除指令输出到NAND型快闪存储器210。因此，NAND型快闪存储器210一齐删除用户数据区域210e内的全部用户数据(包含上述文件管理信息)。即，NAND型快闪存储器210，例如如图8所示，在允许指令锁存CLE成为“高(H)”，允许地址锁存ALE成为“低(L)”，芯片使能/CE(0)成为“L”，允许读出/RE成为“H”的状态中，响应允许写入/WE从“L”上升到“H”时的边沿作出应答，锁存I/O线上的指令(CM0)～。而且，当取入范围指定删除指令(CM2)时，开始同时删除指定范围内的全部块区域内的数据的用户数据删除工作，使Ready·/Busy(R·/B)成为“L”。
根据该实施例3那样的方法，也与上述实施例1、2的情形同样，在对SD存储卡200进行格式化时，不仅可以删除(初始化)文件管理信息，而且也可以简单地删除用户数据。
此外，作为该实施例3的另一个别的方法，当代替块大小(BS)，根据存储用户数据的最终块区域的地址(最终地址)，指定进行删除处理的范围时，也可以同样地实施。
此外，在上述实施例1～3中，以1个NAND型快闪存储器210为例，说明了删除用户数据区域210e内的用户数据时的方法。但是不限于此，例如当快闪存储器由多个NAND型快闪存储器芯片构成时，也能够同样地实施。
又，我们说明了只删除用户数据区域210e内的用户数据的情形。但是不限于此，与情形有关，不仅能够全部(或选择地)删除用户数据区域210e内的数据，需要时，也能够全部(或选择地)删除包含控制信息存储区域210d的只有卡侧控制器220可以利用的通常区域210c内的数据，这也可以容易地实现。
又，通过不根据指定块区域的地址和大小等指定删除的范围，而自动地生成特定的指令，也可以将用户数据区域210e内的全部块区域作为删除的范围进行擦除工作。
进一步，删除用户数据不限于进行格式化的时候，当然能够与需要相应地实施。
图9是表示按照本发明的第2实施方式的NAND型快闪存储器的其它构成例的图。此外，这里，在图2所示的构成中，说明快闪存储器由多个(在本例的情形中，4个)NAND型快闪存储器芯片构成的情形。又，以通过利用NAND型快闪存储器备有的称为芯片擦除的功能(例如，请参照日本特开平5-274215号专利公报)，删除用户数据的情形为例进行说明。
即，NAND型快闪存储器210包含4个NAND型快闪存储器芯片(NAND FLASH 0～3)211、212、213、214。分别将芯片使能/CE0～/CE3独立地给予4个NAND型快闪存储器芯片211～214。与此相对，电源Vdd、接地Vss、I/O、Ready·/Busy、允许指令锁存CLE、允许地址锁存ALE、允许读出/RE和允许写入/WE等的信号线由4个NAND型快闪存储器芯片211～214所共有。此外，在图9中，为了方便起见，将电源Vdd、接地Vss、I/O、Ready·/Busy、允许指令锁存CLE、允许地址锁存ALE、允许读出/RE和允许写入/WE等的信号线表示为1条信号线。
在本实施方式的情形中，NAND型快闪存储器芯片(第1NAND型快闪存储器芯片)211，例如如图10A所示，其存储区域210a分成ROM区域210b、和由控制信息存储区域(非用户数据区域)210d与用户数据区域210e构成的通常区域210c。另一方面，NAND型快闪存储器芯片(第2NAND型快闪存储器芯片)212～214，例如如图10B所示，其存储区域210a的全部分配作为用户数据区域210e(与通常区域210c相当)。
图11是表示用在上述构成中，一齐删除NAND型快闪存储器210内的用户数据时的方法的图。此外，称为芯片擦除的功能是本来与来自卡侧控制器220的芯片擦除指令相应，全部删除卡侧控制器220可以利用的通常区域210c内的数据的功能。
例如，当对SD存储卡200进行格式化时，从数码相机100的主机侧控制器105输出用户数据删除指令。这样一来，SD存储卡200的卡侧控制器220，经过信号管脚230和主机接口223，串行地取入该用户数据删除指令。而且，由CPU221生成芯片擦除指令。
在本例的情形中，CPU221，例如，自动地生成用于一齐删除NAND型快闪存储器211的通常区域210c内的全部数据和NAND型快闪存储器芯片211～214的用户数据区域210e内的全部数据的芯片擦除指令，例如如图11所示，由重复指令(30H)构成的芯片擦除指令(30H-30H)。而且，经过8位的I/O线，从快闪存储器接口222，将生成的芯片擦除指令(30H-30H)并行地输出到(除了NAND型快闪存储器芯片211)的NAND型快闪存储器芯片212～214中。
因此，NAND型快闪存储器芯片212～214，例如如图11所示，在允许指令锁存CLE成为“高(H)”，允许地址锁存ALE成为“低(L)”，芯片使能/CE1～CE3成为“L”，允许读出/RE成为“H”的状态中，响应允许写入/WE从“L”上升到“H”时的边沿，锁存I/O线上的指令(30H)。而且，当取入第2指令(30H)时，NAND型快闪存储器芯片212～214开始同时删除与通常区域210c相当的用户数据区域210e的全部块区域内的用户数据的芯片擦除工作，使Ready·/Busy(R·/B)成为“L”。
另一方面，NAND型快闪存储器芯片211，例如如图11所示，芯片使能/CE0成为“H”。因此，NAND型快闪存储器芯片211不取入芯片擦除指令(30H-30H)。即，通过保持与NAND型快闪存储器芯片211对应的芯片使能/CE0成为“H”不变，禁止取入在NAND型快闪存储器芯片211中的芯片擦除指令(30H-30H)。结果，只在(除了NAND型快闪存储器芯片211)NAND型快闪存储器芯片212～214中，进行芯片擦除工作。
如果根据本实施方式，则当对SD存储卡200进行格式化时，不丧失存储在NAND型快闪存储器芯片211的控制信息存储区域210d内的机密数据(机密数据区域210g)和卡信息(管理数据区域210h)等，可以简单地只删除存储在NAND型快闪存储器芯片212～214的用户数据区域210e内的用户数据(包含文件管理信息)。
但是，因为不删除存储在NAND型快闪存储器芯片211的用户数据区域210e内的用户数据而使其余留下来，所以要将重要的用户数据存储在NAND型快闪存储器芯片212～214中。通过这样做，也能够解决保密上的问题。
这样，通过将芯片擦除指令只给予存储固件等的NAND型快闪存储器芯片211以外的只存储用户数据的NAND型快闪存储器芯片212～214，能够保持在固件等的CPU221的控制中需要的数据不变，而只删除用户数据。即，通过利用这个称为芯片擦除的功能，通过数码相机100的简单操作，也可以容易地删除NAND型快闪存储器芯片212～214中的用户数据。
此外，在删除包含固件等的必要的数据的NAND型快闪存储器芯片211～214中的用户数据的情形中，当输出芯片擦除指令时，可以使对应的芯片使能/CE0～/CE3全部成为“L”。
又，同时将芯片擦除指令给予4个NAND型快闪存储器芯片211～214，并且既可以决定顺序地给予，也可以容易地选择地给予4个NAND型快闪存储器芯片211～214。
又，在备有存储固件等的NAND型快闪存储器芯片211和只存储用户数据的NAND型快闪存储器芯片212～214的构成中，例如，可以分别将芯片擦除指令给予NAND型快闪存储器芯片212～214，将上述实施例1～3所示的用户数据删除指令给予NAND型快闪存储器芯片211。这时，可以完全地并且高效率地删除分别存储在NAND型快闪存储器芯片211～214中的全部用户数据。
即便在形成这种构成的情形中，也与上述第1实施方式的情形同样，在对SD存储卡200进行格式化时，不仅可以删除(初始化)文件管理信息，而且也可以简单地删除用户数据。
又，删除用户数据不限于进行格式化的时候，当然能够与需要相应地实施。
作为可以利用SD存储卡200的主机(处理装置)，不限于上述的数码相机，例如如图12所示，也可以是附有照相机的便携式电话110。
在便携式电话110的本体111中，设置着安装SD存储卡200的槽113。又，在上述本体111内，设置着主机侧控制器115。主机侧控制器115备有用于访问安装着的SD存储卡200的功能，控制对上述SD存储卡200的用户数据(在本例的情形中，数字图像和电话号码等的个人信息)的写入和读出。又，主机侧控制器115，例如当对SD存储卡200进行格式化时，向SD存储卡200，发送用户数据删除指令(第1指令)。
与此相对，SD存储卡200，例如如第1和第2实施方式所示，自动地生成用户数据删除指令或芯片擦除指令，至少删除有效的用户数据。
即，在利用SD存储卡200的便携式电话110中，例如与第1和第2实施方式的情形同样，与用户对便携式电话110进行直接的简单操作相应，可以容易地删除存储在SD存储卡200中的用户数据。因此，能够预先防止个人信息等的用户数据的流出。可以容易地保持机密。
此外，在便携式电话110的情形中，也可以用户不对便携式电话110进行直接操作，例如，通过利用通信功能的远距离操作，删除用户数据。例如，在安装了SD存储卡200不变的状态中用户丢失便携式电话110的情形中，可以通过接收向该便携式电话110的发送的来自从用户接受联络的通信企业的特定信号，从主机侧控制器115到SD存储卡200，发送用户数据删除指令。
这样，删除用户数据不限于进行格式化的时候，当然能够与需要相应地实施。
又，作为主机(处理装置)的实施方式，不限于数码相机和便携式电话，例如，也可以是PC(个人计算机)或卡用读出器/写入器。
在上述无论哪个实施方式中，都表示了为了高效率地删除用户数据区域的数据，一齐删除非保密的一般数据区域的数据和保密的保护数据区域的数据的例子。但是，作为别的例子，也考虑当删除保密区域的数据时，根据属性信息(CSD)等，只在来自可以访问保密区域的主机的访问成为可能的状态中，接受用户数据删除指令。因此，可以防止由本来不能够访问保密区域的主机删除保密区域的数据。此外，这时，也考虑分别将删除一般数据区域的数据的指令和删除保护数据区域的数据的指令作成不同的指令。
为了防止存储在卡中的用户数据的泄漏，对来自主机的1个指令作出应答，删除尽可能多的用户数据是一个方法。例如，也可以对来自主机的1个指令作出应答，卡不删除全部用户数据，卡至少删除NAND型快闪存储器的大于等于50个删除块的用户数据。此外，为了防止错误地一齐删除用户数据，也可以主机侧控制器至少以大于等于2次的次数重复地向卡发送用户数据删除指令。
又，在上述各实施方式中，也可以使用户知道删除用户数据需要的时间。一般，删除用户数据需要的时间与使用的NAND型快闪存储器210的特性、用户数据区域210e的大小、卡侧控制器220采用的删除方式等有关，是多种多样的。因此，通过将成为基准的时间作为例如属性信息(CSD)，预先存储在NAND型快闪存储器210内，可以容易地通知删除用户数据需要的时间。
进一步，本专利申请的发明不只限定于SD存储卡。
对于那些本领域技术人员来说，容易想到附加的优点和修改。所以，本发明在它的更广阔的方面不限于这里指出和描述的具体详细情况和各个实施方式。因此，在不偏离由附加的权利要求书和它的等效物定义的精神或一般的创造性概念的范畴的条件下可以作出各种不同的修改。
权利要求
1.一种搭载在存储卡中的卡用控制器，其特征在于包含，接受来自处理装置的第1指令的第1接口；向可以删除数据的非易失性存储器芯片，输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。
2.根据权利要求1所述的卡用控制器，其特征在于上述第1接口串行地接受上述第1指令，上述第2接口并行地输出上述第2指令。
3.根据权利要求1所述的卡用控制器，其特征在于上述用户数据擦除指令以块为单位重复删除存储上述用户数据的用户数据区域内的至少有效的用户数据。
4.根据权利要求1所述的卡用控制器，其特征在于上述用户数据擦除指令一齐删除存储上述用户数据的用户数据区域内的至少有效的用户数据。
5.一种存储卡，其特征在于包含，可以删除数据的非易失性存储器芯片；和控制上述非易失性存储器芯片的卡用控制器，该卡用控制器包含接受来自处理装置的第1指令的第1接口、向上述非易失性存储器芯片输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口将用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令输出的控制电路。
6.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片是1个NAND型快闪存储器，上述1个NAND型快闪存储器具有存储上述用户数据的用户数据区域和存储上述用户数据以外的数据的非用户数据区域。
7.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片包含具有存储上述用户数据的用户数据区域和存储上述用户数据以外的数据的非用户数据区域的第1NAND型快闪存储器；和只具有上述用户数据区域的第2NAND型快闪存储器。
8.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片是可以以块为单位删除上述用户数据的NAND型快闪存储器；上述用户数据擦除指令以块为单位重复删除存储上述用户数据的用户数据区域内的至少有效的用户数据。
9.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片是可以以块为单位删除上述用户数据的NAND型快闪存储器；上述用户数据擦除指令与块单位的指定对应一齐删除存储上述用户数据的用户数据区域内的至少有效的用户数据。
10.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片是可以以块为单位删除上述用户数据的NAND型快闪存储器；上述用户数据擦除指令与范围的指定对应一齐删除存储上述用户数据的用户数据区域内的全部用户数据。
11.根据权利要求5所述的存储卡，其特征在于上述非易失性存储器芯片是可以以块为单位删除上述用户数据的NAND型快闪存储器；上述用户数据擦除指令一齐删除存储上述用户数据的用户数据区域内的全部用户数据。
12.一种存储卡的处理装置，该存储卡包含可以删除数据的非易失性存储器芯片、和可以输出用于删除存储在该非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令的卡用控制器，其特征在于该处理装置包含，取入上述存储卡的槽；和向被取入到上述槽内的上述存储卡，发出用于由上述卡用控制器输出上述用户数据擦除指令的第1指令的主机用控制器。
13.一种存储卡，其特征在于包括，快闪存储器，它包括具有存储用户数据的用户数据区域和存储上述用户数据以外的数据的非用户数据区域的第1NAND型快闪存储器芯片、和只具有上述用户数据区域的第2NAND型快闪存储器芯片；和卡用控制器，包含接受来自处理装置的第1指令的第1接口；和向上述快闪存储器输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口，由上述第2接口输出用于删除存储在上述快闪存储器中的全部数据的芯片擦除指令作为上述第2指令；向上述快闪存储器中的至少上述第2NAND型快闪存储器芯片，输出上述芯片擦除指令。
14.根据权利要求13所述的存储卡，其特征在于上述第1接口串行地接受上述第1指令，上述第2接口并行地输出上述第2指令。
15.根据权利要求13所述的存储卡，其特征在于上述卡用控制器，通过上述第2接口，向上述快闪存储器中的至少上述第1NAND型快闪存储器芯片，输出用于只删除上述用户数据的用户数据擦除指令作为上述第2指令。
全文摘要
一种搭载在存储卡中的卡用控制器，包含，接受来自处理装置的第1指令的第1接口；向可以删除数据的非易失性存储器芯片，输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口；和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。
文档编号G11C16/16GK1728072SQ20051008457
公开日2006年2月1日 申请日期2005年7月27日 优先权日2004年7月27日
发明者伊藤隆文, 坂本广幸, 藤本曜久, 视见通仁 申请人:株式会社东芝