具有阶梯式编程特性的相变存储单元的制作方法

专利名称：具有阶梯式编程特性的相变存储单元的制作方法
具有阶梯式编程特性的相变存储单元
相关申请的交叉参考
本专利申请与在同一天提出申请的名为"具有阶梯式编程特性
的相变存储单元"的第11/488313号美国专利申i青(律师文件编号 1331.302.101 )和名为"具有阶梯式编程特性的相变存储单元"的第 11/488869号美国专利申i青U聿师文4牛编号1331.303.101 )有关，其
内容结合于此作为参考。
背景技术：
一种类型的非易失性存储器是电阻式存储器(resistive memory )。电阻式存储器使用存储器元件的电阻值来存储一个或多 个比特的凝:据。例如，-故编程为具有高电阻值的存储元件可以表示 逻辑"1"数据比特值，被编程为具有低电阻值的存储元件可以表 示逻辑"0"数据比特值。通过向存储元件施加电压脉沖或电流脉 沖来对存储元件的电阻值进行电切换。 一种类型的电阻式存储器是 相变存储器。相变存储器使用了用于电阻式存储元件的相变材料。
相变存储器是以呈现出至少两种不同状态的相变材料为基础 的。可以在存储单元中使用相变材料来存储多个比特的数据。可以 将相变材料的状态称为非晶态和晶态。由于非晶态通常呈现出高于 晶态的电阻性，所以可以辨别这些状态。通常，非晶态包括较多无 序原子结构，而晶态包括较多有序晶格。有些相变材料呈现出不止 一种晶态，例如，面心立方体(FCC)态和六方最密堆积(HCP) 态。这两种晶态具有不同的电阻性，并可以被用来存储多个比特的
数据。在下列说明中，非晶态通常指具有较高电阻性的状态，晶态 通常指具有较低电阻性的状态。
相变材料的相变是可逆的。这样，存储器可以响应于温度变化 而乂人非晶态变为晶态和乂人晶态变为非晶态。可以通过驱〗吏电流通过 相变材料本身或通过驱使电流通过相变材料附近的电阻加热器来 改变相变材料的温度。通过这两种方法，相变材料的可控加热使得 相变材津牛中的相变可以控制。
可以对具有由相变材料制成的多个存储单元的存储器阵列的 相变存储器进行编程，以使用相变材料的存储状态存储数据。在这 种相变存储装置中读取和写入数据的 一种方法是，控制施加给相变 材料的电流和/或电压3永沖。电流和/或电压的等级通常与每个存卡者 单元中的相变材料中感应的温度对应。
为了实现更高密度的相变存储器，相变存储单元可以存储多个 比特的凄t据。可以通过将相变材料编程为具有中间电阻值或状态来 实现相变存储单元中的多比特存储。如果将相变存储单元编程为三
个不同的电阻等级之一，则每个单元可以存^(诸1.5比特^:据。如果 将相变存储单元编程为四个不同的电阻等级之一，则每个单元可以 存储2比特数据等。为了简单，本公开中的说明基本上集中在对四 个不同的电阻等级或状态和每单元2比特数据的阐述上。但是，这 仅仅是出于说明的目的，而不是为了限制本发明的范围。原则上， 可以存^f诸三个或更多状态。
为了将相变存储单元编程为中间电阻值，通过适当的写策略来 控制与非晶态材料共存的结晶材料的数量，从而控制单元电阻。相
变存储单元的可靠且可重复的编程要求基本类似的编程条件导致 基本类4以的电阻j直。^f旦是，由于制造波动(fabrication fluctuation )、 电噪声、温度变化、或其它的暂时波动，包括基本相等的施加给典
型相变存储单元的电流和/或电压脉冲的基本类似的编程条件可能 会导致不同的电阻值。
基于上述原因，需要本发明。

发明内容
本发明的 一个实施例提供了 一种存储单元。该存储单元包括第 一电4及、第二电才及、以及第一电才及和第二电才及之间的相变材并+。该 相变材料具有阶梯式编程特性。第一电极、第二电极、以及相变材
津牛形成了通道式或沟才曹式存i者单元(via or trench memory cell )。


所包括的附图用于才是供对本发明的进一步理解，结合在说明书 中组成了说明书的一部分。附图示出了本发明的多个实施例，并与 下列描述一起用于阐述本发明的原理。随着参考下列详细描述而更 好地理解本发明，将4艮容易理解本发明的其它实施例和4艮多其它优 点。附图中的元件没有必要相互成比例。相同的参考标号用于指示 相应类4以的部分。
图1A是示出存储装置的一个实施例的框图IB是示出相变存储单元的阶梯式编程特性的一个实施例的 图表；
图2A示出了相变存储单元的一个实施例的截面图； 图2B示出了相变存储单元的另一个实施例的截面图； 图3A示出了相变存储单元的另 一个实施例的截面图3B示出了相变存储单元的另一个实施例的截面图4A示出了相变存储单元的另 一个实施例的截面图4B示出了相变存储单元的另一个实施例的截面图5A示出了相变存储单元的另一个实施例的截面图5B示出了相变存储单元的另一个实施例的截面图6A示出了相变存储单元的另 一个实施例的截面图6B示出了相变存储单元的另一个实施例的截面图7示出了经过预处理的晶片的一个实施例的截面图8示出了蚀刻电极材料层后的存储单元部的一个实施例的截 面图9示出了经过预处理的晶片的另一个实施例的截面图10示出了经过预处理的晶片和第二绝缘材料层的一个实施 例的截面图11示出了蚀刻第二绝缘材料层后的存储单元部的一个实施 例的截面图12示出了存储单元部和扩散势垒材料层的一个实施例的截 面图13示出了蚀刻扩散势垒材料层后的存储单元部和扩散势垒 的 一 个实施例的截面图14示出了存储单元部和第一间隔材料层的一个实施例的截 面图15示出了蚀刻第一间隔材料层后的存储单元部和第一间隔 或间隔对的一个实施例的截面图16示出了存^f渚单元部、第一间隔或间隔对、以及蚀刻终止 材泮牛层的 一 个实施例的截面图17示出了存储单元部、第一间隔或间隔对、蚀刻终止材料 层、以及第二间隔材料层的一个实施例的截面图18示出了蚀刻第二间隔材料层和蚀刻终止材料层后的存储 单元部、第一间隔或间隔对、第一蚀刻终止层或层对、以及第二间 隔或间隔对的一个实施例的截面图19示出了存储单元部、第一间隔或间隔对、第一蚀刻终止 层或层对、第二间隔或间隔对、第二蚀刻终止层或层对、以及第三 间隔或间隔只于的一个实施例的截面图20示出了存储单元部、间隔、蚀刻终止层、以及相变材剩_ 层的一个实施例的截面图21示出了蚀刻相变材料层后的存储单元部、间隔、蚀刻终 止层、以及相变材^f的一个实施例的截面图22示出了存4诸单元部、间隔、蚀刻终止层、相变材泮+、以 及电极材料层的 一 个实施例的截面图； 图23示出了平整化(planarizing )电4及材料层后的存4诸单元部、 间隔、蚀刻终止层、相变材#十、以及第二电才及的一个实施例的截面 图24示出了如图20所示的存储单元部、间隔、蚀刻终止层、 以及相变材料层的一个实施例的截面图25示出了平整化相变材料层后的存储单元部、间隔、蚀刻 终止层、以及相变材料的一个实施例的截面图26示出了存储单元部、间隔、蚀刻终止层、相变材并牛、以 及电极材料层的 一个实施例的截面图27示出了蚀刻电极材料层后的存储单元部、间隔、蚀刻终 止层、相变材冲+、以及第二电才及的一个实施例的截面图28示出了存储单元部、间隔、蚀刻终止层、相变材料、第 二电极、以及附加绝缘材料层的一个实施例的截面图29示出了蚀刻附加绝缘材津牛层后的存々者单元部、间隔、蚀 刻终止层、相变材料、第二电极、绝缘材料的一个实施例的截面图30示出了如图20所示的存储单元部、间隔、蚀刻终止层、 以及相变材料层的 一个实施例的截面图31示出了存储单元部、间隔、蚀刻终止层、相变材料层、 以及电极材料层的 一 个实施例的截面图32示出了蚀刻电极材料层和相变材料层后的存储单元部、 间隔、蚀刻终止层、相变材料、以及第二电极的一个实施例的截面 图33示出了存储单元部、间隔、蚀刻终止层、相变材料、第 二电极、以及绝缘材料层的一个实施例的截面图34示出了平整化绝缘材料层后的存储单元部、间隔、蚀刻 终止层、相变材料、第二电极、以及绝缘材料的一个实施例的截面 图35示出了如图11所示的存4诸单元部的一个实施例的截面
图36示出了存储单元部和第一间隔材并牛层的一个实施例的截 面图37示出了蚀刻第一间隔材料层后的存储单元部和第一间隔 或间隔〗寸的 一 个实施例的截面图38示出了存4诸单元部、第一间隔或间隔对、以及第二间隔 材料层的 一个实施例的截面图39示出了蚀刻第二间隔材料层后的存4诸单元部、第一间隔 或间隔对、以及第二间隔或间隔对的 一个实施例的截面图40示出了存^f诸单元部、第一间隔或间隔对、第二间隔或间 隔对、以及第三间隔或间隔对的一个实施例的截面图41示出了如图19所示的存〗诸单元部、间隔、以及蚀刻乡冬止 层的 一 个实施例的截面图42示出了存^f诸单元部、间隔、蚀刻全冬止层、以及第一相变 材料层的 一 个实施例的截面图43示出了蚀刻第一相变材库+层后的存々者单元部、间隔、蚀 刻会冬止层、以及第一相变部的一个实施例的截面图44示出了存4诸单元部、间隔、蚀刻终止层、第一相变部、 第二相变部、以及第三相变部的一个实施例的截面图。
具体实施例方式
在下面的详细描述中，参考了组成说明书一部分的附图，其中， 通过实施本发明的特定实施例对本发明进4亍了阐述。在这点上，参 考所描述的附图的方向使用了诸如"顶部"、"底部"、"前部"、"后 部"、"首部"、"尾部"等的方向性术语。由于本发明的实施例的组 4牛可以^立于^艮多不同的方向中，所以方向性术i吾爿f又用于阐述而不用 于限制本发明。应该理解的是，可以4吏用其它实施例，并可以在不 脱离本发明的范围的条件下进行各种结构上或逻辑上的》务改。所 以，下面的详细描述不应该是限制意义上的，本发明的范围由所附 权利要求限定。
图1A是示出存储装置100的一个实施例的框图。存储装置100 包4舌写入电^各102、分配电路(distribution circuit) 104、存々者单元 106a、 106b、 106c、和106d、读出电路108、以及4空制器118。存 储单元106a至106d中的每一个都是基于存々者单元中的相变材料的 非晶态和晶态而存储数据的相变存储单元。另外，可以通过将相变 材料编程为具有中间电阻值，来将存储单元106a至106d中的每一 个都编程为多于两种状态中的一种。为了将存储单元106a至106d 之一编程为中间电阻值，可以通过遵循适当写策略的控制器118来 控制与非晶态材料共存的结晶材料的数量，进而控制单元电阻。
如本文中所使用的术语"电耦合"，不是指必须将多个元件直 4妾耦合在一起，"电耦合，，的元件之间可以i殳置有插入元件
(intervening element )。
写入电路102通过信号通道110电耦合至分配电路104。分配 电3各104通过信号通道112a至112d电耦合至存卞者单元106a至106d 中的每一个。分配电路104通过信号通道112a电耦合至存储单元 106a。分配电路104通过信号通道112b电耦合至存l诸单元106b。 分配电路104通过信号通道112c电耦合至存储单元106c。分配电 路104通过信号通道112d电耦合至存储单元106d。另外，分配电 路104通过信号通道114电耦合至读出电路108，读出电路108通 过信号通道116电耦合至控制器118。控制器118还通过信号通道 120电l禺合至写入电^各102。
存储单元106a至106d中的每一个都包括可以在温度改变的影 响下从非晶态变到晶态或从晶态变到非晶态的相变材料。所以，存 储单元106a至106d之一 中的与非晶态相变材料共存的结晶相变材 料的数量限定了存储装置100中的用于存储数据的两个以上状态。 存储单元106a至106d具有阶梯式编程特性，所以方便了多比特数 据的存储。
在一个实施例中，每个存々者单元106a至106d的相变材并牛都形 成了用于实现阶梯式编程特性的阶梯式图案。阶梯式图案包括具有 不同截面宽度的多个相变材料部。图案中的每个邻接阶梯都被不同 高度的凄t量渐增或渐减的间隔或间隔对包围，从而4吏得这些间隔或 间隔对形成了接触并限定相变材料的阶梯式图案的阶梯式图案。在 一个实施例中，间隔或间隔对包括与周围的绝纟彖材并牛的导热性相同 的间隔材#+。
当将电流施加给相变材料的阶梯式图案时，通过每个阶梯的电 流密度改变。具有最窄横截面的阶梯提供最高电流密度，具有最宽 横截面的阶梯提供最低电流密度。在提供较低电流密度的阶梯之 前，提供最高电流密度的阶梯从非晶态转变到了晶态，或从晶态转 变到了非晶态。由于提供最高电流密度的阶梯中的相变材料中感生 的温度较高，所以提供最高电流密度的阶梯首先转变。如果较高的
电流通过单元，则次最窄(next narrowes)阶梯l争变状态。乂人而， 对所选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠 且可重复地4是供特定电阻值。
在另 一个实施例中，间隔或间隔对包括与周围绝缘材料的导热
材料的间隔材料。通过改变阶梯式图案中的阶梯之间的热环境，进 一步控制每个阶梯中感生的温度，从而对所选择的阶梯式图案中的
相变材料的阶梯数目进行编程，以可靠且可重复地提供特定电阻值。
在另 一个实施例中，至少两个间隔或间隔只于包4舌不同的间隔才才 -阡。至少两个间隔对具有不同的导热性。通过改变阶梯式图案中的 阶梯之间的热环境，进一步控制每个阶梯中感生的温度，从而对所 选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠且可 重复地提供特定电阻值。
在另 一 个实施例中，阶梯式图案的至少两个相变材料阶梯包括 不同的相变材料。至少两个相变材料具有不同的结晶温度。通过改 变阶梯式图案中的多个阶梯之间的结晶温度，进一 步控制每个阶梯 的转变，从而对所选择的阶梯式图案中的相变材料的阶梯数目进行 编程，以可靠且可重复地提供特定电阻值。在其它实施例中，可以 以一f壬意适当的组合形式对阶梯式图案、间隔材并牛的改变、以及相变
材料的改变进行组合，以实现阶梯式编程特性和方便多个状态的可
靠编程。
在非晶态下，相变材料明显呈现出比在晶态下高的电阻率。所
以，通过控制相变材料的非晶部分和结晶部分(fraction),使存储 单元106a至106d的两种以上状态下的电阻率不同。在一个实施例 中，两种以上状态包括三种状态，并且使用三值系统(trinary system),其中，分别为三种状态分配比特值"0"、 "1"、和"2"。 在另一个实施例中，两种以上状态是分配有多比特值(诸如"00"、
"or，、 "io"、以及"ir，)的四种a大态。在其它实施例中，两种以
上状态可以是存储单元的相变材料中的任何适当数目的状态。
控制器118控制写入电路102和读出电路108的操作。控制器 118包括微处理器、微控制器、或其它用于控制写入电路102和读 出电路108的操作的适当逻辑电路。控制器118控制用于设置存储 单元106a至106d的电阻状态的写入电路102。控制器118控制用 于读耳又存^f诸单元106a至106d的电阻状态的读出电路108。
在一个实施例中，写入电^各102通过信号通道110向分配电路 104提供电压脉冲，分配电路104通过信号通路112a至112d可控 制地将电压脉沖引导至(direct)存储单元106a至106d。在一个实 施例中，分配电路104包括多个用于将电压脉冲可控制地引导至存 储单元106a至106d中的晶体管。在其它实施例中，写入电路102 通过信号通路110向分配电路104提供电流脉沖，分配电路104通 过信号通道112a至112d可控制地将电流脉沖引导至存储单元106a 至106d。
读出电路108通过信号通道114读取存储单元106a至106d的 两个以上状态中的每个。分配电-各104通过信号通道112a至112d 可控制地引导读出电^各108和存々者单元106a至106d之间的读取信
号。在一个实施例中，分配电路104包括用于可控制地引导读出电 路108和存储单元106a至106d之间的读取信号的多个晶体管。在 一个实施例中，为了读取存储单元106a至106d之一的电阻，读出 电^各108 4是供流过存4诸单元106a至106d之一的电流，并且读出电 路108读取横3争存储单元106a至106d之一的电压。在一个实施例 中，写入电路102提供横跨存储单元106a至106d之一的电压，并 且读出电路108读取流过存々者单元106a至106d之一的电流。在一 个实施例中，写入电路102提供通过存储单元106a至106d之一的 电流，并且读出电路108读取横跨存储单元106a至106d之一的电 压。
为了对存l诸装置100中的存^f诸单元106a至106d进4亍编程，写
脉冲。在一个实施例中，写入电^各102生成适当的电流或电压月永冲， 该电流或电压脉冲被传输到分配电路104和^皮分配给适当的目标存 储单元106a至106d。基于正被编程的目标存储单元106a至106d 的具体状态，通过控制器118控制电流或电压脉冲的幅度和持续时 间。通常，存储单元的"设置，，操作是将目标存储单元的相变材料 加热到其结晶温度之上(但低于熔化温度)足够长时间以实现结晶
状态或部分结晶及部分非晶状态。通常，存储单元的"复位"操作 是将目标存储单元的相变材料加热到其熔化温度之上，然后快速淬 火冷却该材料，从而实现非晶状态或部分非晶及部分结晶状态。可 以通过向存储单元施加部分"设置"或部分"复位"脉冲来提供相 变材料的非晶和结晶部分，以将存储单元编程为介于非晶态和晶态 之间的电阻纟犬态。
图1B是示出相变存储单元106a至106d的阶梯式编程特性136 的一个实施例的图表130。图表130包括x轴132上的程序条件和 y轴134上的电阻。适当的编禾呈参凄史可以包4舌例力口写入时间或月7p中
幅度。阶梯式编程特性136提供所选编程条件周围的编程电阻的减 小的改变。在一个实施例中，在所选编程条件处出现基本恒定的电 阻等级或阶梯。
在第一编程条件下，存储单元^f皮编程为如138所示的第一电阻 阶梯或状态。在一个实施例中，138所示的阶梯是"00"状态。在 第二编程条件下，存储单元被编程为如140所示的第二电阻阶梯或 状态。第二电阻状态大于第一电阻状态。在一个实施例中，140所 示的阶梯是"01"状态。在第三编程条件下，存4渚单元#:编程为如 142所示的第三电阻阶梯或状态。第三电阻状态大于第二电阻状态。 在一个实施例中，142所示的阶梯是"10"状态。在第四编程条件 下，存^渚单元#1编程为如144所示的第四电阻阶梯或状态。第四电 阻状态大于第三电阻状态。在一个实施例中，144所示的阶梯是"11" 状态。在其它实施例中，存储单元可以具有包括任意适当数目的电 阻阶梯或状态的任意适当的阶梯式编程特性。相变存储单元的以下 实施例提供了阶梯式编程特性。
图2A示出了相变存储单元200a的一个实施例的截面图。在一 个实施例中，存储单元106a至106d中的每一个都与相变存储单元 200a类似。在一个实施例中，相变存々者单元200a是基于通道或沟 槽的相变存储单元。相变存储单元200a包括第一电极202、相变材 泮十204、第二电才及206、纟色纟彖材泮十208、第一间隔或间隔只于210a、 第二间隔或间隔对210b、第三间隔或间隔对210c、第一々i;刻纟冬止 层或层对212a、以及第二蚀刻终止层或层对212b。相变材术+ 204 包4舌第一相变部214a、第二相变部214b、第三相变部214c、以及 附加相变材坤+216。
第一电极202接触第一相变部214a。第一相变部214a接触第 二才目变部214b。第二冲目变部214b"f妄触第三相变部214c。第三才目变
部214c接触附加相变材料216。附加相变材料216接触第二电极 206。相变材料204提供存储两比特数据的存储位置。
绝缘材料208在横向上完全包围相变材料204 、第 一 电极202 、 第二电才及206、间隔210a至210c、以及蚀刻终止层212a和212b。 绝缘材料208接触附加相变材料216和第一间隔或间隔对210a的 侧面。第一间隔或间隔只十210a 4妾触并限定第三相变部214c。第一 间隔或间隔》于210a 4妄触蚀刻纟冬止层或层只于212a。蚀刻终止层或层 对212a 4妄触第二间隔或间隔对210b。第二间隔或间隔对210b 4妾触 并限定第二相变部214b。第二间隔或间隔对210b 4妄触第二蚀刻终 止层或层对212b。第二蚀刻终止层或层对212b |妄触第三间隔或间 隔对210c。第三间隔或间隔对210c 4妾触并限定第一相变部214a。
第二间隔或间隔对210b比第 一间隔或间隔对210a短。第 一蚀 刻乡冬止层或层对210b基本与第二间隔或间隔只于210b等高。第三间 隔或间隔对210c比第二间隔或间隔对210b短。第二蚀刻终止层或 层对212b基本与第三间隔或间隔对210c等高。
相变部214a至214c提供由间隔210a至210c限定的阶梯式图 案。相变部214a至214c才是供一个相变部与另一个相变部之间的明 显转变。每个相变部214a至214c均形成基本的矩形或圓筒形。第 三相变部214c具有比第二相变部214b大的4黄截面。第二相变部 214b具有比第一相变部214a大的4黄截面。
绝缘材料208和间隔210a至210c可以是诸如Si02、氟化石圭玻 璃(FSG)、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、或低k材料 的任^f可适当的绝缘体。第一电才及202和第二电才及206可以是i者如 TiN、 TaN、 W、 TiSiN、 TiAlN、或TaAlN的4壬4可适当的电才及材并牛。 蚀刻终止层212a和212b可以是相7于于间隔210a至210c具有蚀刻 选择性的任何适当的材料。当蚀刻以形成间隔或间隔对210b时，
蚀刻终止层或层对212a防止对间隔或间隔对210a的进一步蚀刻。 当蚀刻以形成间隔或间隔对210c时，蚀刻终止层或层对212b防止 对间隔或间隔对210a和210b的进一步蚀刻。
相变材料204可以由根据本发明的各种材料制成。通常，包括 周期表第VI族的一个或多个元素的氧族化合物合金可以用作这种 材料。在一个实施例中，存储单元200a的相变材料204由诸如 GeSbTe、 SbTe、 GeTe、或AglnSbTe的氧族化合物材料制成。在另 一个实施例中，相变材料204是诸如GeSb、 GaSb、 InSb、或GeGalnSb 的无氧族(chalcogen free )元素的材泮+ 。在其它实施例中，相变材 泮牛204由包括Ge、 Sb、 Te、 Ga、 As、 In、 Se、和S元素中的一个 或多个元素的任何适当材料制成。
诸如类似于晶体管或二极管的有源装置的选择装置耦合至第 一电才及202或第二电才及204,以4空制电;充或电压《永沖到第 一电才及202 或第二电极204中的另一个的施加，乂人而控制到相变材料204的施 加，以设置和复位相变材料204。由于第二相变部214b具有比第三 相变部214c窄的沖黄截面，所以通过第三相变部214c的电流密度小 于通过第二相变部214b的电流密度。由于第一相变部214a具有比 第二相变部214b窄的4黄截面，所以通过第二相变部214b的电流密 度小于通过第一相变部214a的电流密度。所以，用于对第一相变 部214a进行编程的电流或电压脉冲具有比用于对第二相变部214b 进行编程的电流或电压脉冲低的幅度和/或持续时间。另外，用于对 第二相变部214b进行编程的电流或电压脉冲具有比用于对第三相 变部214c进行编程的电流或电压脉冲低的幅度和/或持续时间。
在相变存储单元200a的才喿作期间，在第一电才及202和第二电 才及206之间施加电流或电压乐P中，以对相变存4渚单元200a编禾呈。 具有第 一幅度和/或持续时间的第 一 电流或电压力永冲对第 一相变部 214a进4亍编考呈，而不明显影响第二和第三相变部214b和214c。具有第二幅度和/或持续时间的第二电流或电压"永冲^"第 一和第二相
变部214a和214b进4于编禾呈，而不明显影响第三相变部214c。第二 幅度和/或持续时间大于第 一幅度和/或持续时间。具有第三幅度和/ 或持续时间的第三电流或电压^永沖对相变部214a至214c进4亍编 程。第三幅度和/或持续时间大于第二幅度和/或持续时间。
可以通过有选择i也^"相变部214a至214c进4亍编程，来只t才目变 存储单元200a进行编程，以提供相变材料204的四种状态。在一 个实施例中，在第一状态下，相变部214a至214c是非晶的。在第 二状态下，第一相变部214a是晶状的，并且第二和第三相变部214b 和214c是非晶的。在第三4犬态下，第一和第二相变部214a和214b 是晶状的，并且第三相变部214c是非晶的。在第四状态下，相变 部214a至214c是晶状的。
在另一实施例中，在第一状态下，相变部214a至214c是晶习犬 的。在第二状态下，第一相变部214a是非晶的，并且第二和第三 相变部214b和214c是晶状的。在第三^犬态下，第一和第二相变部 214a和214b是非晶的，并且第三相变部214c是晶状的。在第四状 态下，相变部214a至214c是非晶的。在其它实施例中，使用任意 适当数目的相变阶梯式部分214来获取相变存储单元200a中的期 望数目的状态。
图2B示出了相变存储单元200b的另一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每个存储单元都与相变 存储单元200b类似。除了相变存储单元200b包括附加的扩散势垒 218外，相变存^f诸单元200b类似于前面参考图2A描述和阐述的相 变存储单元200a。扩散势垒218包括相变材料204和可选的电极材 泮+层(未示出)，防止相变部214a至214c和第一电才及202之间的 扩散。第一电极202接触扩散势垒218，扩散势垒218接触第一相 变部214a、纟色纟彖才才泮牛208、间隔210a至210c、以及々虫凌'J终止层212a
和212b。相变存储单元200b类似于前面参考图2A阐述和描述的 相变存储单元200a进行工作。
图3A示出了相变存储单元220a的另 一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元220a类似。除了用间隔222a至222c替4灸了相变存々者单元220a 中的间隔210a至210c之外，相变存储单元220a与前面参考图2A 阐述和描述的相变存卞者单元200a类似。
间隔222a至222c改变由间隔222a至222c包围的第 一相变部 214a 、由第 一 间隔或间隔乂十222a和第二间隔或间隔对222b包围的 第二相变部214b、以及由第一间隔或间隔对222a包围的第三相变 部210c之间的热环境。间隔222a至222c包括诸如低k材料的任何 适当的电介质材料。在一个实施例中，间隔222a至222c具有比绝 缘材料208低的导热性。通过改变相变部214a至214c之间的热环 境，在编程期间进一步控制每个相变部214a至214c中感生的温度。 相变存储单元220a类似于前面参考图2A描述和阐述的相变存储单 元200a进行工作。
图3B示出了相变存储单元220b的另一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元220b类似。除了相变存储单元220b包括附加的扩散壁垒218以 夕卜，相变存储单元220b类似于前面参考图3A描述和阐述的相变存 储单元220a。相变存储单元220b类似于前面参考图2A描述和阐 述的相变存储单元200a进行工作。
图4A示出了相变存储单元240a的另 一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元240a类似。除了用间隔242a至242c替换了相变存储单元240a中的间隔222a至222c和蚀刻终止层212a和212b以外，相变存储 单元240a类似于前面参考图3A描述和阐述的相变存A者单元220a。
绝缘材料208在横向上完全包围相变材料204、第一电极202、 第二电极206、以及间隔242a至242c。绝缘材料208接触附加相 变才才并牛216和第一间隔或间隔对242a的侧面。第一间隔或间隔只于 242a 4妄触并限定第三相变部214c。第一间隔或间隔乂t 242a 4妄触第 二间隔或间隔对242b。第二间隔或间隔对242b 4妻触并限定第二相 变部214b。第二间隔或间隔对242b 4妄触第三间隔或间隔对242c。 第三间隔或间隔对242c 4矣触并限定第一相变部214a。第二间隔或 间隔对242b比第 一间隔或间隔对242a ^i。第三间隔或间隔对242c 比第二间隔或间隔对242b短。
间隔242a至242c改变由间隔242a至242c包围的第 一相变部 214a、由第一间隔或间隔对242a和第二间隔或间隔对242b包围的 第二相变部214b、以及由第一间隔或间隔-寸242a包围的第三相变 部214c之间的热环境。间隔242a至242c中的每一个都包括诸如低 k材料的不同电介质材料。在一个实施例中，间隔242a至242c具 有低于绝缘材料208的导热性。通过改变相变214a至214c之间的 热环境，在编禾呈期间进一步4空制每个相变部214a至214c中感生的 温度。相变存储单元240a类似于前面参考图2A描述和阐述的相变 存4诸单元200a进4亍工作。
图4B示出了相变存储单元240b的另 一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元240b类似。除了相变存储单元240b包括附加的扩散壁垒218以 外，相变存储单元240b类似于前面参考图4A描述和阐述的相变存 储单元240a。相变存储单元240b类似于前面参考图2A描述和阐 述的相变存储单元200a进行工作。
图5A示出了相变存4诸单元260a的另 一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元260a类似。除了用相变材料266a至266d代替了相变存储单元 260a中的相变材料204以外，相变存储单元260a类似于前面参考 图3A描述和阐述的相变存储单元220a。第一相变部214a包括第 一相变材料266a。第二相变部214b包括第二相变材冲牛266b。第三 相变部214c包4舌第三相变材并+ 266c。附加相变材冲+ 216包4舌第四 相变才才泮牛266d。在另 一个实施例中，相变部214a至214c和附力口相 变材料216包括两种或更多相变材料266。
用于相变部214a至214c的相变才才并牛266a至266c具有不同的 结晶温度。通过改变相变部214a至214c之间的结晶温度，在编程 期间进一步控制每个相变部214a至214c的转变。
间隔222a至222c具有类4以于前面参考图3A描述和阐述的相 应间隔对222a至222c的电介质材#+成分和功能。在另 一个实施例 中，间隔对222a至222c具有类似于前面参考图2A描述和阐述的 相应间隔对210a至210c的电介质材冲牛成分和功能。在另一个实施 例中，间隔222a至222c具有类似于前面参考图4A描述和阐述的 相应间隔242a至242c的电介质材泮十成分和功能。相变存4诸单元 260a类似于前面参考图2A描述和阐述的相变存储单元200a进行 工作。
图5B示出了相变存储单元260b的另一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元206b类似。除了相变存储单元260b包括附加的扩散壁垒218夕卜， 相变存储单元206b类似于前面参考图5A描述和阐述的相变存储单 元260a。相变存储单元260a类似于前面参考图2A描述和阐述的 相变存储单元200a进行工作。
图6A示出了相变存储单元280a的另 一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元280a类似。除了相变存储单元280a包括延伸两个阶梯的附加相 变材料部216以外，相变存^(诸单元280a类似于前面参考图3A描述 和阐述的相变存卡者单元220a。
在另 一个实施例中，间隔222a至222c具有类4以于前面考图2A 描述和阐述的相应间隔210a至210c的电介质材料成分和功能。在 另一个实施例中，间隔222a至222c具有类似于前面参考图4A描 述和阐述的相应间隔242a至242c的电介质材并+成分和功能。相变 存储单元280a类似于前面参考图2A描述和阐述的相变存储单元 200a进行工作。
图6B示出了相变存储单元280b的另一个实施例的截面图。在 一个实施例中，存储单元106a至106d中的每一个都与相变存储单 元280b类似。除了相变存储单元280b包括附加的扩散壁垒218以 夕卜，相变存储单元280b类似于前面参考图6A描述和阐述的相变存 储单元280a。相变存储单元280b类似于前面参考图2A描述和阐 述的相变存储单元200a进行工作。
下面的图7至29示出了制造诸如前面参考图2A描述和阐述的 相变存储单元200a、前面参考图2B描述和阐述的相变存储单元 200b、前面参考图3A描述和阐述的相变存々者单元220a、以及前面 参考图3B描述和阐述的相变存储单元220b的包括形成阶梯式图案 的相变材料的相变存储单元的方法的实施例。
图7示出了经过预处理的晶片300a的一个实施例的截面图。 经过预处理的晶片300a包括电极材料层202a、绝缘材料层208a、 以及下晶片层(lower wafer layer )(未示出)。电极材料层202a包 括诸如TiN、 TaN、 W、 Al、或Cu的任意适当的电极材料。电极材
料层202a在横向上被诸如SiO2、 FSG、 BPSG、 BSG、 低k材料、 或其它适当的电介质材料的绝缘材料208a包围。
图8示出了蚀刻电极材4+层202a后的存储单元部300的一个 实施例的截面图。蚀刻电才及材并牛层202a，提供开口301，以形成第 一电极202。绝缘材料208a将第 一电极202与附近装置特性电隔离。 在一个实施例中，开口 301是基本位于第一电极202的中心处的圆 筒形接触式(contact-like)开口。在另一个实施例中，开口 301是 基本位于一行多个第一电极202的中心处的沟槽开口 (trench opening )。
图9示出了经过预处理的晶片300b的另一个实施例的截面图。 经过预处理的晶片300b包括第一电极202、第一绝缘材料层208b、 以及下晶片层(未示出)。在一个实施例中，第一电极202是诸如 鴒插塞、铜插塞、或其它适当的导电材料插塞的接触插塞。第一电 极202在横向上被诸如Si02、 FSG、 BPSG、 BSG、低k材料、或 其它适当电介质材冲牛的第一绝多彖材料层208b包围。
图10示出了经过预处理的晶片300b和第二绝缘材料层208c 的一个实施例的截面图。将诸如Si02、 FSG、 BPSG、 BSG、低k 材料、或其它适当电介质材料的绝缘材料沉积在经过预处理的晶片 300b上，以提供第二绝缘材料层208c。使用化学汽相沉积(CVD)、 原子层沉积(ALD)、金属有才几化学汽相沉积(MOCVD)、等离子 体汽相沉积(PVD)、溅镀汽相沉积(JVP)、或其它适当的沉积方 法来沉积第二绝缘材冲+层208c。
图11示出了蚀刻第二绝缘材料层208c后的存储单元部300的 一个实施例的截面图。蚀刻第二绝缘材料层208c,露出第一电极 202，以提供开口 301和绝缘材料208a。绝缘材料208a将第一电极 202与周围装置特性电隔离。图11所示的存储单元部300类似于图
8所示的存储单元部300,但是该存储单元部是^f吏用不同方法形成 的。在一个实施例中，开口 301是基本位于第一电极202的中心处 的圆筒形4妄触式开口。在另一个实施例中，开口301是基本位于一 行多个第一电极202的中心处的沟槽开口 。
图12示出了存储单元部300和扩散壁垒材料层218a的一个实 施例的截面图。将诸如氧族化合物材料或其它适当的相变材料的扩 散壁垒材冲+沉积在存储单元部300的露出部分上，以提供扩散壁垒 材泮+层218a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其它适 当的沉积方法沉积扩散壁垒才才并+层218a。
图13示出了蚀刻扩散壁垒材料层218a后的可选存4诸单元部 310的一个实施例的截面图。蚀刻扩散壁垒材料层218a，以提供接 触第一电才及202的扩散壁垒218,进而提供可选存卡者单元部310。 在一个实施例中，将诸如TiN、 TaN、 TiSiN、和TiAlN的可选电才及 材料沉积在扩散壁垒218和存储单元部300的露出部分上。蚀刻电 极材料，以提供可选存储单元部310的可选扩散壁垒219。尽管剩 下的图14至图44示出了使用存储单元部300制造相变存储单元的 方法的实施例，但是可以用可选存J诸单元部310来替代存储单元部 300。
图14示出了存4诸单元部300和第一间隔材诗牛层302的一个实 施例的截面图。相似地将诸如Si02、 FSG、 BPSG、 BSG、低k材 料、或其它适当的电介质材料的间隔材料沉积在存储单元部300上， 以提供第一间隔材料层302。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的沉i积方法沉4积第一间隔材泮牛层302。
图15示出了蚀刻第一间隔材料层302后的存4诸单元部300和 第一间隔或间隔对222a的一个实施例的截面图。蚀刻第一间隔材
料层302，以露出第一电极202和绝皇彖材料208a的侧壁部分，进而 4是供第一间隔或间隔对222a。
图16示出了存4诸单元部300、第一间隔或间隔^f 222a、以及 蚀刻终止材料层304的一个实施例的截面图。相似;也将诸如SiN或 其它相对于第一间隔对222a具有蚀刻选择性的材料的蚀刻终止材 料沉积在第一间隔或间隔对222a和存^f诸单元部300的露出部分上， 以4是供十虫刻终止才才泮+层304。 <吏用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的沉积方法:沉积蚀刻乡冬止材津+层304。
图17示出了存储单元部300、第一间隔或间隔对222a、蚀刻 终止材料层304、以及第二间隔材料层306的一个实施例的视图。 相似地将诸如Si02、 FSG、 BPSG、 BSG、低k材料、或其它适当 的电介质材料的间隔材料沉积在蚀刻终止材冲+层304上，以4是供第 二间隔材料层306。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或 其它适当的沉积方法沉积第二间隔材料层306。
图18示出了蚀刻第二间隔材泮牛层306和蚀刻终止材^1"层304 后的存储单元部300、第 一 间隔或间隔对222a、第 一蚀刻终止层或 层对212a、以及第二间隔或间隔对222b的一个实施例的截面图。 蚀刻第二间隔材料层306,以才是供短于第一间隔或间隔对222a的第 二间隔或间隔对222b。由于蚀刻终止材:扦层304防止了对第一间隔 或间隔对222a的进一步蚀刻，所以在蚀刻第二间隔材料层306期 间，第一间隔或间隔对222a不受影响。然后蚀刻蚀刻终止材料304， 以露出第 一间隔或间隔对222a和第一电才及202，进而提供第 一蚀刻 纟冬止层或层7于212a。
图19示出了存4诸单元部300、间隔222a至222c、以及蚀刻终 止层212a和212b的一个实施例的截面图。间隔222a至222c包括 第一间隔或间隔对222a、第二间隔或间隔对222b、以及第三间隔
或间隔对222c。蚀刻终止层212a和212b包4舌第一蚀刻终止层或层 对212a和第二蚀刻终止层或层对212b。
重复多次图16至图18所示的沉积蚀刻终止材并牛层、沉积间隔 材料层、蚀刻间隔材料层、以及蚀刻蚀刻终止材料层的过程，以提 供间隔222a至222c以及蚀刻终止层212a和212b。在一个实施例 中，重复适当次沉积蚀刻终止材料层、沉积间隔材料层、蚀刻间隔 材料层、以及蚀刻蚀刻终止材料层的过程，以提供形成阶梯式图案 的期望数目的间隔222和蚀刻终止层212。在另一个实施例中，用 间隔210a至210c替4灸参考图14至图19描述和阐述的过程中的间 隔222a至222c 。
图20示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a和212b、以及相变材料层204a的一个实施例的截面图。将诸
222a至222c、々虫凌'J纟冬止层212a和212b、以及存卡者单元部300的露 出部分上，以提供相变材料层204a。使用CVD、 ALD、 MOCVD、 PVD、 JCP、或其它适当的沉积方法沉积相变材泮牛层204a。
相变材^1"层204a包4舌第一相变部214a、第二相变部214b、以 及第三相变部214c。第三间隔或间隔^f 222c 4妄触并限定第一相变 部214a。第二间隔或间隔对222b接触并限定第二相变部214b。第 一间隔或间隔对222a^妄触并限定第三相变部214c。
图21示出了蚀刻相变材料层204a后的存储单元部300、间隔 222a至222c、々虫刻终止层212a和212b、以及冲目变才才泮牛204的一个 实施例的截面图。蚀刻相变材料层204a，以露出绝缘材料208a的 部分侧壁，以提供开口 308和相变材料204。相变材料204包括第 一相变部214a、第二相变部214b、第三相变部214c、以及附加相 变材并+216。
图22示出了存储单元部300、间隔222a至222c 、蚀刻终止层 212a和212b、相变材料204、以及电极材料层206a的一个实施例 的截面图。S寻^^口TiN、 TaN、 W、 TiSiN、 TiAlN、 TaSiN、 TaAlN、
300的露出部分上，以提供电极材料层206a。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的沉积方法沉积电^ L材泮牛层206a。
图23示出了平整化电极材料层206a后的存卡者单元部300、间 隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及第 二电极206的一个实施例的截面图。使用化学机械抛光(CMP)或 其它适当的平整化方法来平整化电极材料层206a ，以露出绝缘材料 208a，进而提供如图3A所示的第二电极206和相变存储单元220a。
在另一个实施例中，用参考图14至23描述和阐述的过程中的 可选存储单元部310替换存储单元部300，以提供如图3B所示的 相变存储单元220b。
在另一个实施例中，用间隔210a至210c替换参考图14至图 23描述和阐述的过程中的间隔222a至222c,以提供如图2A所示 的才目变存4诸单元200a。
在另一个实施例中，在参考图14至图23描述和阐述的过程中 用间隔210a至210c替换间隔222a至222c,并在参考图14至图23 描述和阐述的过程中用可选存储单元部310替换存储单元部300， 以提供如图2B所示的相变存J诸器200b。
图24示出了如图20所示的相变材料层204a、存储单元部300、 间隔222a至222c、蚀刻终止层212a至212b、以及相变材料层204a 的一个实施例的截面图。相变材并+层204a包4舌第一相变部214a、 第二相变部214b、以及第三相变部214c。第三间隔或间隔对222c
*接触并限定第一相变部214a。第二间隔或间隔对222b 4妄触并限定 第二相变部214b。第一间隔或间隔对222a 4妄触并限定第三相变部 214c。
图25示出了平整化后的存储单元部300、间隔222a至222c、 蚀刻终止层212a和212b、以及相变材料204的一个实施例的截面 图。 <吏用CMP或其它适当的平整化方法来平整化相变材并牛层204a, 以露出绝缘材料208a，进而提供相变材料204。相变材料204包括 第一相变部214a、第二相变部214b、第三相变部214c、以及附力口 相变才才泮十216。
图26示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a和212b、相变材泮+204、以及电才及材泮牛层206a的一个实施例 的截面图。将诸如TiN、 TaN、 W、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 或其它适当的电极材料的电极材料沉积在相变材料层204和绝缘材 料208a上，以提供电极材料层206a。使用CVD、 ALD、 MOCVD、 PVD 、 JVP 、或其它适当的沉积方法来沉积电才及材泮+层206a 。
图27示出了蚀刻电极材料层206a后的存储单元部300、间隔 222a至222c、々虫刻乡冬止层212a和212b、才目变才才#+204、以及第二 电才及206的一个实施例的截面图。蚀刻电才及材并+层206a,以露出绝 缘材料208a,进而提供第二电极206。
图28示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a禾口212b、冲目变才才泮牛204、第二电才及206、以及附力口纟色纟彖才才升牛层 208d的一个实施例的截面图。将诸如Si02、 FSG、 BPSG、 BSG、 低k材料、或其它适当的电介质材料的绝缘材料沉积在第二电极206 和绝缘材料208a的露出部分上，以提供附加绝缘层208d。使用 CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的^L积、方法来;冗 积附加绝纟彖材冲牛层208d。
图29示出了平整化后的存储单元部300、间隔222a至222c、 蚀刻纟冬止层212a和212b、相变材泮+204、第二电才及206、以及绝纟彖 材料208的一个实施例的截面图。平整化附加绝缘材料层208d，以 露出第二电极206，进而提供如图3A所示的绝缘材料208和相变 存储单元220a。
在另一个实施例中，在参考图24至图29描述和阐述的过程中 用可选存^f渚单元部310替换存l渚单元部300,以^是供如图3B所示 的相变存々者单元220b。
在另一个实施例中，在参考图24至图29描述和阐述的过程中 用间隔210a至210c替换间隔222a至222c，以^是供如图2A所示的 相变存储单元200a。
在另一个实施例中，在参考图24至图29描述和阐述的过程中 用间隔210a至210c替换间隔222a至222c，并在参考图24至图29 描述和阐述的过程中用可选存储单元部310替换存储单元部300， 以才是供如图2B所示的相变存々者单元200b。
下面的图30至图34示出了制造诸如前面参考图6A描述和阐 述的相变存储单元280a和前面参考图6B描述和阐述的相变存储单 元280b的包括形成阶梯式图案的相变材料的相变存储单元的方法 的实施例。
图30示出了如图20所示的存储单元部300、间隔222a至222c、 蚀刻纟冬止层212a和212b、以及相变初4+层204a的一个实施例的截 面图。相变材料层204a包括第一相变部214a、第二相变部214b、 以及第三相变部214c。第三间隔或间隔只t 222c 4妄触并限定第一相 变部214a。第二间隔或间隔对222b 4妄触并P艮定第二相变部214b。 第一间隔或间隔对222a接触并限定第三相变部214c。
图31示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a禾口212b、才目变才才泮牛层204a、电才及才才泮+层206a的一个实施例的 截面图。 一夸i者如TiN、 TaN、 W、 TiSiN、 TiAlN、 TaSiN、 TaAlN、 或其它适当的电极材料的电极材料沉积在相变材料层204a上，以 提供电极材料层206a。使用CVD、 ALD、 MOCVD、 PVD、 JVP、 或其它适当的沉积方法来沉积电极材料层206a。
图32示出了蚀刻电^ L材料层206a和相变材料层204a后的存 J诸单元吾卩300、间隔222a至222c、々虫刻终止层212a和212b、才目变 材料204、以及第二电极206的一个实施例的截面图。蚀刻电极材 料层206a和相变材料层204a，以露出部分绝缘材料层208a,进而 提供第二电极206和相变材料204。相变材料204包括第一相变部 214a、第二相变部214b、第三相变部214c、以及附加的延伸了两 个阶一弟的相变初4+部216。
图33示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a和212b、相变材料204、第二电极206、以及绝缘材料层208d 的一个实施例的截面图。将诸如Si02、 FSG、 BPSG、 BSG、低k 材料、或其它适当的电介质材料的绝缘材料沉积在第二电极206、 相变材料204、以及存储单元部300的露出部分上，以提供绝缘材 料层208d。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当 的沉积方法来沉积绝纟彖才才冲+层208d。附加相变才才并+ 216 4妾触绝纟彖材 料层208d。
图34示出了平整化后的存卡者单元部300、间隔222a至222c、 蚀刻终止层212a和212b、相变材料204、第二电极206、以及绝缘 材料208的一个实施例的截面图。使用CMP或其它适当的平整化 方法来平整化绝缘材料层208d，以露出第二电极206,进而提供如 图6A所示的相变存储单元280a的绝缘材料208。
在另一个实施例中，在参考图30至图34描述和阐述的过程中， 用可选存储单元部310替换存储单元部300,以提供如图6B所示 的相变存^f渚单元280b。
在另一个实施例中，在参考图30至34描述和阐述的过禾呈中， 用间隔210a至210c替换间隔222a至222c。
在另一个实施例中，在参考图30至图34描述和阐述的过程中， 用可选存储单元310替换存储单元部300,并参考图30至图34描 述和阐述的过程中，用间隔210a至210c替换间隔222a至222c。
下面的图35至图40示出了制造诸如前面参考图4A描述和阐 述的相变存储单元240a、前面参考图4B描述和阐述的相变存储单 元240b的包括形成阶梯式图案的相变材料的相变存储单元的方法
的实施例。
图35示出了前面参考图11描述和阐述的存储单元部300的一 个实施例的截面图。
图36示出了存l诸单元部300和第一间隔材冲牛层310的一个实 施例的截面图。相似地将诸如Si02、 FSG、 BPSG、 BSG、低k材 料、或其它适当电介质材料的间隔材料沉积在存储单元部300上， 以提供第一间隔材料层310。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的沉积方法来沉积第一间隔材料层310。
图37示出了蚀刻第一间隔材料层310后的存储单元部300和 第一间隔或间隔对242a的一个实施例的截面图。蚀刻第一间隔材 料层310,以露出第一电才及202和绝》彖材泮+ 208a的侧壁的一部分， 进而l是供第一间隔或间隔对242a。
图38示出了存储单元部300、第一间隔对242a、以及第二间 隔材料层312的一个实施例的截面图。相似地将诸如Si02、 FSG、 BPSG、 BSG、低k材料、或其它适当的电介质材料的不同于第一 间隔或间隔对242a的材并+的间隔材并牛沉积在第一间隔或间隔对 242a和存储单元部300的露出部分上，以4是供第二间隔材料层312。 使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的;^积、方法 来沉积第二间隔材料层312。
图39示出了有选择地蚀刻第二间隔材料层312后的存储单元 部300、第一间隔或间隔对242a、第二间隔或间隔对242b的一个 实施例的截面图。有选择地蚀刻第二间隔材津牛层312，以露出第一 电极202和第一间隔或间隔对242a的侧面的一部分，进而提供第 二间隔或间隔对242b。通过^f吏用有选择的蚀刻，防止了在蚀刻第二 间隔材诗+层312以形成第二间隔或间隔只于242b时只十第一间隔或间 隔对242a的进一步蚀刻。
图40示出了存4诸单元部300和间隔242a至242c的一个实施 例的截面图。间隔242a至242c包括第一间隔或间隔对242a、第二 间隔或间隔只于242b、以及第三间隔或间隔对242c。重复多次如图 35至图39所示的沉积间隔材料层和蚀刻间隔材料层的过程，以提 供形成阶梯式图案的间隔242a至242c。在一个实施例中，重复任 意适当数目次沉积间隔材料层和蚀刻间隔材料层的过程，以提供期 望数目的间隔242。在一个实施例中，间隔242a至242c中的每一 个都包4舌不同的间隔才才冲牛。在另一个实施例中，间P鬲242a至242c 中的至少两个包括不同的间隔材泮十。
在一个实施例中，执行如图20至图23所示的沉积相变材料层、 蚀刻相变材料层、沉积电才及材料层、以及平整化电才及材料层的过程， 以提供如图4A所示的相变存储单元240a。在另一个实施例中，执 行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉
积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝
缘材料层的过程，以提供如图4A所示的相变存储单元240a。在另 一个实施例中，4丸4亍如图30至图34所示的沉积相变材料层、沉积 电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以 及平整化绝缘材料层的过程，以4是供如图6A所示的相变存储单元 280a的另一个实施例。
在另一个实施例中，扭J亍如图20至图23所示的沉积相变材津牛 层、蚀刻相变材料层、沉积电才及材料层、以及平整化电极材料层的 过程，并用可选存储单元部310替换存储单元部300，以提供如图 4B所示的相变存储单元240b。在另一个实施例中，执行如图24至 图29所示的沉积相变材料层、平整化相变材料层、沉积电极材料 层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的 过程，并用可选存储单元部310替换存4诸单元部300,以提供如图 4B所示的相变存储单元240b。在另一个实施例中，执行如图30至 图34所示的沉积相变材料层、沉积电极材料层、蚀刻相变材料层 和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程， 并用可选存储单元部310替换存储单元部300,以提供如图6B所 示的相变存储单元280b的另一个实施例。
下面的图41至图44示出了制造前面参考图5A描述和阐述的 相变存储单元260a以及前面参考图5B描述和阐述的相变存储单元 260b的方法的实施例。
图41示出了如图19所示的存储单元部300、间隔222a至222c、 蚀刻乡冬止层212a和212b的一个实施例的截面图。间隔222a至222c 包括第一间隔或间隔对222a、第二间隔或间隔对222b、以及第三 间隔或间隔对222c。蚀刻终止层212a和212b包括第一蚀刻终止层 或层对212a和第二蚀刻终止层或层对212b。
图42示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a和212b、以及第一相变材料层314的一个实施例的截面图。
存储单元部300、间隔222a至222c、以及蚀刻终止层212a至212b 的露出部分上，以提供第一相变材料层314。使用CVD、 ALD、 MOCVD、 PVD、 JVP、或其它适当的沉积方法来沉积第一相变材泮牛 层314。
图43示出了蚀刻第一相变材料层314后的存4诸单元部300、间 隔222a至222c、蚀刻终止层212a和212b、以及第一相变部214 的一个实施例的截面图。蚀刻第一相变才才并+层314，以提供第一相 变部214a。第一相变部214a^妄触并净皮第三间隔或间隔对222c限定。 第一相变部214a包括第一相变材料266a。
图44示出了存储单元部300、间隔222a至222c、蚀刻终止层 212a和212b、以及相变吾卩214a至214c的一个实施例的截面图。 相变部214a至214c包括第一相变部214a、第二相变部214b、以 及第三相变部214c。第一相变部214a包4舌第一相变才才泮+266a。第 二相变部214b包括第二相变材料266b。第三相变部214c包括第三 相变材料266c。
重复多次如图42和图43所示的沉积相变材津+层和蚀刻相变材 料层的过程，以^是供相变部214a至214c。在一个实施例中，重复 任意适当^:目次沉积相变材一+层和蚀刻相变材并+层的过程，以才是供 期望凄丈目的相变部214。在一个实施例中，相变部214a至214c中 的每一个都包括不同的相变材料。在另一个实施例中，相变部214a 至214c中的至少两个包4舌不同的相变材^K
在一个实施例中j丸4亍如图20至图23所示的沉积相变材冲牛层、 蚀刻相变材料层、沉积电极材料层、以及平整化电才及材冲牛层的过程，
以提供如图5A所示的相变存储单元260a。在另一个实施例中，执 行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉 积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝 缘材料层的过程，以4是供如图5A所示的相变存储单元260a。在另 一个实施例中，^丸^f亍如图30至图34所示的沉积相变材并牛层、沉积 电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以 及平整化绝缘材料层的过程，以提供如图6A所示的相变存储单元 280a的另一个实施例。
在另一个实施例中，才丸4亍如图20至图23所示的沉积相变材泮牛 层、蚀刻相变材料层、沉积电极材料层、以及平整化电极材料层的 过程，并用可选存储单元部310替换存储单元部300，以提供如图 5B所示的相变存储单元260b。在另一个实施例中，4丸行如图24至 图29所示的沉积相变材料层、平整化相变材料层、沉积电才及材料 层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的 过程，并用可选存^f诸单元部310替换存々者单元部300,以才是供如图 5B所示的相变存储单元260b。在另一个实施例中，执行如图30至 图34所示的沉积相变材一牛层、沉积电极材并牛层、蚀刻相变材冲+层 和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程， 并用可选存储单元部310替换存储单元部300,以提供如图6B所 示的相变存储单元280b的另一个实施例。
可以划分和/或结合参考图7至图44描述和阐述的方法的实施 例，以制造如图2A、 2B、 6A、和6B所示的包《^舌形成阶梯式图案 的相变材料的存储单元、如图3A至图4B所示的包括阶梯式图案且 改变热环境的存储单元、如图5A和图5B所示的使用不同相变材料 的包括阶梯式图案的存储单元、或它们的结合。
尽管本文中阐述并描述了特定实施例，但本领域普通技术人员 将明白的是，在不脱离本发明的范围的条件下，可以用各种替换和
/或等价来实现本文中示出和描述的特定实施例。本申请的目的在 于，覆盖本文中讨论的特定实施例的任意修改或改变。所以，希望 本发明仅受权利要求及其等同物的限定。
权利要求
1.一种存储单元，包括第一电极；第二电极；以及所述第一电极和所述第二电极之间的相变材料，所述相变材料具有阶梯式编程特性，其中，所述第一电极、所述第二电极、以及所述相变材料形成了通道式或沟槽式存储单元。
2. 根据权利要求1所述的存储单元，进一步包括所述第一电才及和所述第二电4及之间的多个间隔，所述多 个间隔限定了所述相变材料中的阶梯式图案。
3. 根据权利要求2所述的存储单元，其中，所述相变材料包括多 个矩形层或圓筒形层部，所述多个矩形层或圓筒形层部中的每 一个由所述多个间隔中的一个或多个限定。
4. 根据权利要求2所述的存储单元，进一步包括绝缘材料，在横向上包围所述相变材料、所述多个间隔、 所述第一电极、以及所述第二电极，所述绝缘材料和所述多个 间隔具有相同的导热性。
5. 才艮据权利要求2所述的存储单元，进一步包括绝缘材料，在冲黄向上包围所述相变材并+、所述多个间隔、 所述第一电极、以及所述第二电极，所述多个间隔具有与所述 绝纟彖材料不同的导热性。
6. 4艮据权利要求5所述的存储单元，其中，每个所述间隔包括寸氐 k材料。
7. 根据权利要求2所述的存储单元，进一步包括所述多个间隔和所述第一电极之间的扩散壁垒。
8. 根据权利要求7所述的存储单元，其中，所述扩散壁垒包括相 变材料层。
9. 根据权利要求7所述的存储单元，其中，所述扩散壁垒包括接 触所述第一电才及的相变材料层和4妄触所述间隔的电才及材并牛层。
10. —种存^f诸单元，包才舌第一电才及； 第二电极；所述第 一 电才及和所述第二电4及之间的多个相变部；以及所述第一电才及和所述第二电才及之间的多个间隔，所述多 个间隔限定了所述多个相变部中的阶梯式图案。
11. 根据权利要求10所述的存储单元，其中，每个所述相变部形 成了由所述多个间隔中的一个或多个限定的矩形层和圆筒形 层之一。
12. 根据权利要求IO所述的存储单元，进一步包括绝缘材料，在横向上包围所述多个相变材料部、所述多 个间隔、所述第一电极、以及所述第二电极，所述绝纟彖材冲牛和 所述多个间隔具有相同的导热性。
13. 根据权利要求IO所述的存储单元，进一步包括绝缘材料，在横向上包围所述多个相变材料部、所述多 个间隔、所述第一电极、以及所述第二电极，所述多个间隔具 有比所述绝缘材料低的导热性。
14. 根据权利要求13所述的存储单元，其中，每个所述间隔包括 低k材料。
15. 根据权利要求IO所述的存储单元，进一步包括所述多个间隔和所述第 一电才及之间的扩散壁垒。
16. —种存储单元，包括第一电才及； 第二电才及；所述第 一 电4及和所述第二电才及之间的多个相变材冲牛层， 所述多个相变材料层中的至少两个包括不同的相变材料；以及所述第一电才及和所述第二电才及之间的多个间隔，所述多 个间隔限定了所述多个相变材料层中的阶梯式图案。
17. 根据权利要求16所述的存储单元，其中，所述多个相变材料 层中的至少两个具有不同的结晶温度。
18. 根据权利要求16所述的存储单元，其中，每个相变材料层都 提供矩形层或圓筒形层部，每个矩形层或圓筒形层部由所述多 个间隔中的 一个或多个限定。
19. 根据权利要求16所述的存储单元，进一步包括绝缘材料，在横向上包围所述多个相变材料层、所述多 个间隔、所述第一电4及、以及所述第二电才及。
20. 根据权利要求16所述的存储单元，其中，所述多个间隔中的 至少一个包括低k材料。
21. 才艮据权利要求16所述的存储单元，进一步包括所述多个间隔和所述第 一电才及之间的扩散壁垒。
22. —种制造存储器的方法，所述方法包括以下步骤提供包括第一电极和具有开口的绝缘材料层的晶片； 在所述晶片上沉积第一间隔材料层；蚀刻所述第一间隔材津牛层，露出所述开口的底部和部分 侧壁，以形成第一间隔；在所述晶片和所述第 一间隔的露出部分上沉积第二间隔 材泮+层；以及有选4奪地蚀刻所述第二间隔材津+层，以形成短于所述第 一间隔的第二间隔。
23. 根据权利要求22所述的方法，其中，提供所述晶片包括以下 步骤提供包括由绝缘材料包围的电极材料的经过预处理的晶 片；以及蚀刻所述电极材料，以形成所述第一电才及和所述开口 。
24. 根据权利要求22所述的方法，其中，提供所述晶片包括以下 步骤提供包括由绝》彖材并牛包围的所述第 一电才及的经过预处理 的晶片；在所述经过预处理的晶片上沉积附加绝纟彖材冲牛；以及蚀刻所述附加绝》彖材料，以露出所述第 一电4及并形成所 述开口。
25. 根据权利要求22所述的方法，其中，提供所述晶片包括以下 步骤提供包括接触扩散壁垒的第一电极和具有露出所述扩散 壁垒的开口的绝缘材料层的晶片。
26. 根据权利要求25所述的方法，其中，提供所述晶片包括以下 步骤提供包括扩散壁垒和电极材料层的晶片，其中，所述扩 散壁垒包括接触所述第 一电极的相变材料层，所述电极材料层 4娄触所述相变材料层。
27. 根据权利要求22所述的方法，其中，沉积所述第一间隔材料 层包4舌以下步骤沉积具有比所述绝缘材料低的导热性的第一间隔材料。
28. 根据权利要求22所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、以及所述第二间隔的露出 部分上沉积相变材并牛层；蚀刻所述相变才才冲牛，以露出所述开口的部分侧壁； 在所述晶片和经过蚀刻的相变材料的露出部分上沉积电极材料层；以及平整化所述电4及材料层，以形成第二电才及。
29. 才艮据权利要求22所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、和所述第二间隔的露出部 分上沉积相变材#+层；平整化所述相变材料，以露出所述绝缘材料；在经过平整化的相变材料和露出的绝纟彖材料上沉积电扭_ 材料层；蚀刻所述电极材料层，露出部分所述绝纟彖材料，以提供 第二电才及；在经过蚀刻的电才及材料层和露出的绝纟彖材料上沉积附加 绝缘材料层；以及平整化所述附加绝》彖材^牛层，以露出所述第二电才及。
30. 根据权利要求22所述的方法，进一步包括以下步骤在所述第一间隔、所述第二间隔、以及所述晶片的露出 部分上沉积相变材并+层；在所述相变材料层上沉积电极材料层；蚀刻所述相变材并+层和所述电才及材并+层，露出所述绝纟彖 材料，以提供第二电极；在所述经过蚀刻的相变材并+层、所述第二电才及、以及所 述绝缘材料的露出部分上沉积附加绝缘材料层；以及平整化所述附加绝缘材料层，以露出所述第二电极。
31. 根据权利要求22所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、以及所述第二间隔的露出 部分上沉积第 一相变初^+层；蚀刻所述第一相变材料层，露出所述第一间隔，以形成 由所述第二间隔限定的第 一相变部；在所述晶片、所述第一间隔、以及所述第一相变部的露 出部分上沉积第二相变材料层，所述第二相变材料层包括不同 于所述第一相变材料层的相变材料；以及蚀刻所述第二相变材料层，露出所述开口的部分侧壁， 以形成由所述第一间隔限定的第二相变部。
32. —种制造存^f诸器的方法，所述方法包4舌以下步艰《提供包括第一电极和具有开口的绝缘材料层的晶片；在所述晶片上沉积第一间隔材料层；蚀刻所述第 一 间隔材料层，露出所述开口的部分侧壁和 底部，以形成第一间隔；在所述晶片和所述第 一 间隔的露出部分上沉积蚀刻终止 材料层；在所述蚀刻终止材料层上沉积第二间隔材料层；蚀刻所述第二间隔材料层，露出部分所述蚀刻终止材料 层，以形成4豆于所述第一间隔的第二间隔；以及去除所述蚀刻终止材料层的露出部分，以露出所述第一 间隔和所述开口的底部部分。
33. 根据权利要求32所述的方法，其中，提供所述晶片包括以下 步骤提供包括由绝缘材料包围的电极材料的经过预处理的晶 片；以及蚀刻所述电极材料，以形成所述第一电极和所述开口。
34. 根据权利要求32所述的方法，其中，提供所述晶片包括以下 步骤提供包括由绝缘材料包围的所述第 一电极的经过预处理 的晶片；在所述经过预处理的晶片上沉积附加绝《彖材料；以及蚀刻所述附加绝缘材料，以露出所述第 一 电极并形成所 述开口。
35. 才艮据权利要求32所述的方法，其中，^是供所述晶片包括以下 步骤提供包括第一电极和绝缘材料层的晶片，其中，所述第 一电极接触扩散壁垒，所述绝缘材料层具有露出所述扩散壁垒 的开口。
36. 根据权利要求35所述的方法，其中，提供所述晶片包括以下 步骤提供包括扩散壁垒和电极材料层的晶片，所述扩散壁垒 包括接触所述第一电极的相变材料层，所述电极材料层接触所 述相变材并+层。
37. 根据权利要求32所述的方法，其中，沉积所述第一间隔材料 层包4舌以下步骤沉积具有^f氐于所述绝^^材^"的导热性的第一间隔材冲牛。
38. 根据权利要求32所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、以及所述第二间隔的露出 部分上沉积相变材并+层；蚀刻所述相变材坤+层，以露出所述开口的部分侧壁；在所述晶片和经过蚀刻的相变材泮+的露出部分上沉积电 极材料层；以及平整化所述电才及材津牛层，以形成第二电才及。
39. 根据权利要求32所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、和所述第二间隔的露出部 分上沉积相变纟才一牛层；平整化所述相变材^K以露出所述绝乡彖材料；在经过平整化的相变材津牛和露出的绝皇彖才才冲十上沉积电 材料层；蚀刻所述电极材料层，露出所述绝缘材料，以提供第二 电极；
40.在所述第二电极和所述露出的绝缘材并牛上沉积附加绝桑彖 材泮牛层；以及平整化所述附加绝》彖材料层，以露出所述第二电才及。
一步包括以下步骤在所述晶片、所述第一间隔、和所述第二间隔的露出部 分上沉积相变材料层；在所述相变材料层上沉积电4及材料层；蚀刻所述相变才才冲+层和所述电才及才才并+层，以露出所述绝 缘材料并提供第二电极；在所述绝缘材料层、经过蚀刻的相变材料层、以及所述 第二电极的露出部分上沉积附加绝缘材料层；以及平整化所述附加绝纟彖材津牛层，以露出所述第二电才及。
41. 根据权利要求32所述的方法，进一步包括以下步骤在所述晶片、所述第一间隔、和所述第二间隔的露出部 分上沉积第 一相变材4+层；蚀刻所述第一相变材料层，露出部分所述绝缘材料和所 述第一间隔，以形成由所述第二间隔限定的第一相变部；在所述晶片、所述第一间隔、以及所述第一相变部的露 出部分上沉积第二相变材料层，所述第二相变材料层包括不同 于所述第一相变材料层的相变材料；以及蚀刻所述第二相变材料层，露出部分所述绝缘材料，以 形成由所述第一间隔限定的第二相变部。
全文摘要
一种存储单元，包括第一电极、第二电极、以及第一电极和第二电极之间的相变材料。相变材料具有阶梯式编程特性。第一电极、第二电极、以及相变材料形成了通道式或沟槽式存储单元。
文档编号G11C11/56GK101110466SQ20071012945
公开日2008年1月23日 申请日期2007年7月17日 优先权日2006年7月18日
发明者托马斯·哈普, 扬·鲍里斯·菲利普 申请人:奇梦达北美公司