存储卡及其初始化设置方法

专利名称：存储卡及其初始化设置方法
技术领域：
本发明涉及一块存储卡，特别涉及能够有效用于一块多媒体卡的 稳定操作的技术。
背景技术：
作为如个人计算机及多功能终端之类的外部存储设备的一种存 储媒体，多媒体卡是由广为人知的标准化组织MMCA(多媒体卡协会) 制定标准的。这种多媒体卡用于存储数码相机的静态相片、移动电话 的数据以及移动音乐播放器的音乐等等。
一块多媒体卡由一块闪存和一个用于控制该闪存的控制器构成。 所述控制器还配备了 一个电源电压检测电路。此电源电压检测电路检 测由一台主机提供的电源电压的上升沿从而执行重置操作。
根据发明者的研究，当有电压供应时，所述多媒体卡执行用于初 始化该卡的所谓通电重置处理，以使操作变得稳定。
在电源电压检测电路检测到由所述主机提供的电源电压的上升 沿并重置所述控制器后，由控制器访问闪存以读取CID (卡识别号寄 存器)/CSD (卡特定数据寄存器)之类的系统区域中的数据来执行这 一通电重置处理，从而检查闪存是否就绪。
在工业研究协会有限公司于1990年12月1日出版的《电子材料》 中，由MasashiOhshima编辑的第22至26页可以作为详细描述此类 IC卡的文献的一个实例。这一文献还描述了各种IC卡的技术趋势。
然而，本发明的发明者已经发现了上述用于存储卡的通电重置处
理技术中的问题。
一般来说，闪存的工作电压被设置高于控制器的工作电压，从而 就有可能当控制器访问闪存时闪存未达到其工作电压。
这样，就可能出现当控制器访问闪存时闪存不能正常工作的问
题，CID/CSD之类的系统区域中的数据不能成功读取，控制器进入完 全无法从主机接收指令的状态，从而主机也就无法再识别多媒体卡。
本发明的一个目的在于提出一种可以在电源电压不稳定的情况 下安全执行通电重置处理从而稳定性显著提高的存储卡，并提出一个 初始化该存储卡的方法。
从本说明及附图的描述中，可以明显看出本发明的前述及其他目 的以及新颖的特点。

发明内容
本发明的存储卡包括 一个用于在特定存储区域存储操作检查数 据的永久性半导体存储器； 一个控制部件，包括一个存储单元和一个 处理单元，所述存储单元用来存储操作检查数据以用于和所述永久性 半导体存储器中的操作检查数据作比较，所述处理装置用于比较这两 个数据并随后执行所述永久性半导体存储器的操作检查。
此外，下面将简述本说明中的其他发明。
1. 所述操作检查数据被存储在一个永久性半导体存储器的特定 存储区域中， 一个控制部件配备了 一个处理单元以执行基于一个控制 程序的预定处理程序， 一个永久性存储单元存储所述控制程序， 一个 挥发性存储单元用来暂时存储输入/输出数据及算法操作数据， 一个接 口逻辑单元用来输入输出由外部输入或向外部输出的指令及数据，用 于和读自所述永久性半导体存储器的操作检查数据作比较的操作检查
数据存储在所述永久性存储单元的某个区域中，所述处理单元在初始 化设置操作中比较这两个数据从而执行所述永久性半导体存储器的检 查操作。
2. 在上述的第一条中，待写入所述永久性半导体存储器的写入
检查数据被存储在所述永久性存储单元中，而所述处理单元在初始化 设置操作中将所述永久性半导体存储器中的操作检查数据和所述永久 性存储单元中的用于比较的操作检查数据进行比较，并读取写入所述 永久性半导体存储器的写入检查数据，从而通过比较所述检查数据和
所述永久性存储单元中的写入检查数据来检查所述永久性半导体存储 器的操作。
3.在第一条或第二条中，用于存储错误数据的数据存储单元被 提供一个接口逻辑单元，当在所述永久性半导体存储器中的操作检查 数据和所述永久性存储单元中的用于比较的操作检查数据的比较中、 或在写入所述永久性半导体存储器的写入检查数据和所述永久性存储 单元中的写入检查数据的比较中检测到错误时，所述处理单元将该错 误数据置于所述数据存储单元中并中断初始化设置操作从而将所述控 制部件置为休眠模式，在将所述错误数据置于所述数据存储单元的期 间中，当从外部接收到一个设置指令以检查初始化设置是否结束时该 处理单元也执行所述初始化设置操作。
此外，下面将详细地简要条列本说明中的其他发明。
1.存储卡的初始化设置方法包括以下步骤
(a) 当从外部接收到一个要求初始化设置的设置指令时读取先 前存储在所述永久性半导体存储器中的操作检查数据，并将所读数据 与所述永久性存储单元中的用于比较的操作检查数据进行比较；
(b) 当在所述数据比较中检测到错误时，在判定所述永久性半 导体存储器中存在错误的基础上将所述错误数据置入所述数据存储单
元中，并中断初始化设置操作以将所述控制部件置为休眠模式；
(c) 在将所述错误数据置入所述数据存储单元的期间中，将所 述永久性半导体存储器中的操作检查数据和所述永久性存储单元中用 于比较的操作检查数据进行比较，直到每次从外部接收到用于检查初 始化设置操作是否结束的设置指令时这些数据都匹配，并当这些数据 匹配时清除置入所述数据存储单元的错误数据。
2.存储卡的初始化设置方法包括以下步骤
(a) 当从外部接收到一个要求初始化设置的设置指令时读取先 前存储在所述永久性半导体存储器的一个特定区域中的操作检查数 据，并将所读数据与所述永久性存储单元中的用于比较的操作检查数 据进行比较；
(b) 将存储在所述永久性存储单元中的写入检查数据写入所述 永久性半导体存储器中；
(c) 读取所述永久性半导体存储器中的写入检查数据，并将其 与所述永久性存储单元中的写入检查数据进行比较；
(d) 在被比较的所述永久性半导体存储器中的操作检查数据和 用于比较的所述永久性存储单元中的操作检查数据中任意一个检测到 错误时，或在写入所述永久性半导体存储器的写入检查数据和所述永 久性存储单元中的写入检查数据中任意一个检测到错误时，在判定所 述永久性半导体存储器中存在错误的基础上将错误数据置入所述数据 存储单元中，并通过中断初始化设置操作将所述控制部件置为休眠模 式。
(e) 在将所述错误数据置入所述数据存储单元的期间中，每次 从外部接收到用于检查初始化设置操作是否结束的设置指令时，将所 述永久性半导体存储器中的操作检查数据、写入检查数据，所述永久 性存储单元中用于比较的操作检查数据、写入检查数据进行比较，直 到这些数据都匹配，然后直到当这些数据匹配后清除置入所述数据存 储单元的错误数据。
本发明提供一块存储卡，包括 一个永久性半导体存储器，用于 在一个特定存储区域内存储操作检查数据；以及一个控制部件，包括 一个存储单元，存储比较操作检查数据，以和读自所述永久性半导体 存储器的操作检查数据作比较；以及一个处理单元，用于在初始化设 置操作中将读自所述永久性半导体存储器的操作检查数据和所述存储 单元中的比较操作检查数据进行比较，然后进行所述永久性半导体存 储器的操作检查，并从外部电路接收操作指示信号和工作电压从而依 照所述操作指示信号向所述永久性半导体存储器发送一个操作指示，
其中，当在基于所述操作指示信号执行的所述操作检查处理中发现所 述永久性半导体存储器的所述操作检查数据和所述比较操作检查数据 不匹配时，则基于所述操作指示信号检查所述永久性半导体存储器的 操作。
本发明提供一块存储卡，包括 一个永久性半导体存储器；以及 一个控制部件，用于从一个外部电路接收操作指示信号和工作电压并 依照所述操作指示信号向所述永久性半导体存储器发送一个操作指 示，其中操作检查数据存储在所述永久性半导体存储器的一个特定存 储区域中，所述控制部件包括 一个处理单元，用于基于一个控制程 序执行预定的处理； 一个永久性存储单元，存储用于操作所述处理单 元的控制程序； 一个暂时存储单元，用于暂时存储输入/输出数据及算 法数据；以及一个接口逻辑单元，用于接收由外部电路输入或向外部 电路输出的指示各种操作的指令，以及执行这些操作所需数据输入/ 输出，其中用于和读自所述永久性半导体存储器的操作检查数据作比 较的操作检查数据存储在所述永久性存储单元的一个特定存储区域 中，在初始化设置操作中，所述处理单元将读自所述永久性半导体存 储器中的操作检查数据和所述永久性存储单元中的比较操作检查数据 进行比较，如果无法获得预定的比较结果，则在每次接收到所述指令 时重复所述初始化设置操作，从而检查所述永久性半导体存储器的操 作。
本发明提供存储卡的一种初始化设置方法，即从一个外部电路接 收一个操作指示信号和一个工作电压，并使一个控制部件能够访问一 个永久性半导体存储器以根据所述操作指示信号储存信息或读取信 息，所述方法包括以下步骤当从所述外部电路接收到一个用于检查 初始化设置操作是否结束的指令时，读取先前存储在所述永久性半导 体存储器的一个特定存储区域中的操作检查数据，然后将读自所述永 久性半导体存储器的所述操作检查数据和所述永久性存储单元中的比 较操作检查数据进行比较；当在所比较的数据中检测到一个错误时， 在判定所述永久性半导体存储器中产生了一个错误的基础上通过所述控制部件将错误数据置入所述数据存储单元中，并通过中断初始化设
置操作以将所述控制部件置为休眠模式；以及在将错误数据置入所述 数据存储单元的期间中，每次从外部电路接收到用于检查初始化设置 操作是否结束的设置指令时都将所述永久性半导体存储器中的操作检 查数据和所述永久性存储单元中的比较操作检查数据进行比较，直到 这些数据匹配，并当这些数据匹配时清除置入所述数据存储单元的错 误数据。
本发明提供存储卡的一种初始化设置方法，即从一个外部电路接 收一个操作指示信号和一个工作电压，并使一个控制部件能够访问一 个永久性半导体存储器以根据所述操作指示信号储存信息或读取信 息，所述方法包括以下步骤当从所述外部电路接收到一个用于检查 初始化设置操作是否结束的指令时，读取先前存储在所述永夂性半导 体存储器的一个特定存储区域中的操作检查数据，然后将读自所述永 久性半导体存储器的所述操作检查数据和所述永久性存储单元中的比 较操作检查数据进行比较；将存储在所述永久性存储单元中的写入检 查数据写入所述永久性半导体存储器；读取存储在所述永久性半导体 存储器中的写入检查数据，然后将读得的写入检查数据和所述永久性 半导体存储器中的写入检查数据进行比较；当在所比较的所述永久性 半导体存储器中的操作检查数据和所述永久性存储单元中的比较操作 检查数据二者任何一个当中存在错误时，或者当在所述永久性半导体 存储器中的写入检查数据和所述永久性存储单元中的写入检查数据二 者任何一个当中存在错误时，在由控制部件判定所述永久性半导体存 储器中存在错误的基础上，将错误数据置入数据存储单元，并随后通 过中断初始化设置操作将所述控制部件置为休眠模式；以及在将错误 数据置入所述数据存储单元的期间中，每次从外部电路接收到用于检 查初始化设置操作是否结束的设置指令时都将所述永久性半导体存储 器中的操作检查数据和所述永久性存储单元中的比较操作检查数据进 行比较，并将所述永久性半导体存储器的写入检查数据和所述永久性 存储单元中的写入检查数据进行比较，直到这些数据匹配，并且当这
些数据匹配时清除置入所述数据存储单元的错误数据。
本发明提供一块存储卡，包括 一个控制器；以及一个永久性半 导体存储器，其中所述工作电压和指令接收自一个外部电路，其中所 述控制器包括一个电源判定电路，以及其中，在基于预定指令由一个 外部电路提供的工作电压下，如果所述电源判定电路做出所述永久性 半导体存储器未准备好操作的判定，则所述判定电路基于所述预定指 令重复判定操作。


图l是一块基于本发明的第一实施方式的存储卡的框图。
图2是图1的存储卡中的通电重置处理的一个流程图。
图3是提供给图1的存储卡的电源电压的推移图。
图4示出了在所述通电重置处理中图1的存储卡中各单元的变化。
图5是一个用于将闪存检查数据写入图l的存储卡中配备的一块 闪存的流程图。
具体实施例方式
下面将参照附图描述本发明的细节。在所有附图中，相同的附图 标记被指定给相同的元件，而相同的描述则被删除。
在本发明的首选实施方式中， 一块存储卡1由一块多媒体卡构成， 该多媒体卡可被用作数码摄影机、移动电话机、移动音乐播放器及个 人计算机之类设备中一个主机的外部存储媒体。
存储卡1配备了一块闪存(永久性半导体存储器)2和一个控制 器3。闪存2是一块电子可擦写及可编程永久性半导体存储器。
此闪存2先前存储所述闪存检查数据(操作检查数据)FD,用 于当通电时检查闪存2是否处于正常工作状态。
控制器3控制闪存2以执行预定程序，即读取存储于闪存2的程 序和数据并发出用于数据写入操作的指令。
控制器3包括一个控制单元(控制装置)4, 一个接口逻辑单元5， 一个电源检测电路6， 一个RAM7， 一个时钟生成单元8以及一个緩 存9等等。
控制单元4完全控制控制器3。此控制单元4配备了一个ROM (存储单元，永久性半导体存储单元)4a， 一个RAM (挥发性存储 单元)4b以及一个CPU (处理单元)4c。
ROM4a由一个只读存储器等构成，并储存用于操作CPU4c及检 查数据FD1的控制程序。存储于此ROM4a的检查数据FD1包括所述 操作检查数据(用于比较的操作检查数据)FDh和写入检查数据FD12， 其中FDh包含的数据和储存在闪存2中的闪存检查数据FD完全相 同，而FDl2则在通电重置处理中被写入闪存2 (初始化设置)。
RAM4b是一个凡需要时都允许读写操作的随机存取存储器，用 来暂时存储所述输入/输出数据及算法数据等等。CPU4c基于ROM4a 中的控制程序执行预定处理程序。
接口逻辑单元5接收向所述主机输入或从所述主机输出的指令以 指示诸如写入、读取以及删除操作并输入或输出这些操作所需的数据。
此接口逻辑单元5配备了一个寄存器(数据存储单元)5a,用于 在通电时存储卡1的初始化设置未能正常完成的情况下设置所述重置 处理错误数据(错误数据)。
电源检测单元6在通电时检测电源电压VCC的上升沿并向接口 逻辑单元5输出重置信号。
RAM7是一个凡需要时都允许读写操作的随机存取存储器，被用 作控制单元4的工作区。时钟生成单元8生成选定频率的的时钟信号， 随后将其提供给接口逻辑单元5。緩存9暂时存储向所述主机和闪存 输入或从中输出的数据。
下面，将参照图2的流程描述此实施方式的存储卡1中的通电重 置处理。
首先，当存储卡l被插入到一个存储槽等之内时，电源电压VCC 通过该存储槽的接线端被提供给存储卡1。
当通电时电源电压vcc达到了预定的电平，存储卡l的电源检
测电路6向接口逻辑单元5输出所述重置信号，接口逻辑单元释放重 置(步骤S101)，从而执行初始化(步骤S102)。
随后，主机输出指令(设置指令)CMD (指令索引CMD1， SEND—OP—COND，归于指令类0 )用于检查存储卡1可工作的电压范 围并检查存储卡l是否完成了所述内部处理(步骤S103)。
当电源电压VCC达到预定电平(控制单元4的工作电压)时， 电源检测电路6向已完成初始化的接口逻辑单元5输出检测信号。接 口逻辑单元5向控制单元4输出重置信号。
当输出自接口逻辑单元5的重置信号和输出自主机的指令CMD 被输入时，控制单元4执行CPU4c的初始化。
控制单元4还初始化所有其所配备的寄存器(步骤S104)并随 后初始化由所述控制单元用来进行读/写操作的接口逻辑单元5的寄存 器(步骤S105)。
随后，控制单元4初始化在固件中使用的内部变量(步骤S106) 并分别检查芯片的数量及闪存2的容量(步骤S107)。
此外，控制器3访问闪存2以判定闪存2是否准备好读/写操作 (步骤S108)。
如在此步骤S108的处理中，控制器3通过访问闪存2读取储存 在闪存2中的闪存检查数据FD。
CPU4c将读自闪存2的所述闪存检查数据FD和先前存储在 ROM4a中的所述操作检查数据FDh进行比较，并当这些闪存检查数 据FD和操作检查数据FD^匹配时判定闪存2已准备好读操作。
当闪存2准备好读操作时，CPU4c将储存于ROM4a中的写入检 查数据FDl2写入闪存2，随后再次读取写入到闪存2的写入检查数据 FDh并将其与ROM4a的写入检查数据FD^上得到的写入检查数据 FDl2进行比较。
当写入到闪存2的写入检查数据FDh与ROM4a的写入检查数 据FDh匹配时，CPU4c判定闪存2工作正常。
通过这样的数据比较，可以实现闪存的高可靠性操作检查。
之后，CPU4c检查用于进一步更改的固件是否安装在闪存2中， 是的话则执行所谓的固件接通闪存读取操作用于读取固件。(步骤 S109)。
此外，控制器3分别读取存储在闪存2的系统区中的CID/CSD (步骤S110)。所述CID是一个指派给存储卡1的一个序列号，被 用来指定用于选择存储卡1的相对地址。
所述CSD是指示关于存储卡1的各种信息的数据，比如相应的 MMCA说明版本，卡容量，存取时间以及传输单元块长度等。
控制单元4读取并写入緩存9的数据，用于测试緩存9 (步骤 Slll)。之后，控制单元4生成一个失效部分的替代寄存块的表并将 此表寄存于RAM7等(步骤S112)。此外，为减少所述处理过程所 需的时间跳过步骤Slll也是可能的。
之后，通过读取密码和写保护数据检查存储卡1中是否存在密码 或写保护区域，然后将结果寄存到RAM7 (步骤S113)。
这样，用于初始化设置存储卡1的通电重置操作就完成了 。此外， 当在步骤S108至S112中出现错误时，CPU4c把重置处理错误数据(低 级别)设在接口逻辑单元5 (步骤S114)的寄存器5a，随后控制器3 进入休眠模式(步骤S115)。
在此休眠模式中，即当所述主机输出指令CMD且所述重置处理 错误数据(这里是低级别)同时被置入寄存器5a(步骤S116)时，接 口逻辑单元5将重置信号输出到控制器3以再次执行步骤S104至 S112。
如果在步骤S104至S112中没有检测到错误，存储卡1的通电重 置操作在步骤S113之后完成。
此外，如果在S104至S112再次出现错误，则执行步骤S114至 S116。步骤S104至S112及S114至S116被重复执行直到错误不再出 现。
下面，将参照由图3的主机提供的电源电压VCC的电平推移图
以及图4的通电重置处理中各单元的状态转移图来描述存储卡1中的 通电重置处理。这里将描述存储卡1的初始化设置操作的完成及第二 个通电重置处理。
在图4中，输入到控制器3的重置信号，控制器3的操作，闪存 2的操作，接口逻辑单元5的寄存器5a的设置状态，主机输出的指令， 以及由存储卡1针对每个指令返回到主机的格式化应答的状态转移从 下往上分别被说明。
首先，当存储卡l被插入到主机的存储槽中时，接口逻辑单元5 达到工作电压并被初始化，主机输出指令以检查存储卡1的工作电压 范围并检查存储卡l的内部处理是否完成。
接收到指令CMD时，接口逻辑单元5向主机返回"忙"相应并向 控制器3输出重置信号。此外，接口逻辑单元5将高电平信号置入寄 存器5a中。
另外，在每个预定周期中接收到"忙"响应时主机都重复输出指令 CMD直到"就绪"响应被返回。
此外，控制器3通过接收接口逻辑单元5的重置信号来进行重置 处理。这一重置处理相应于图2中的步骤S104至S107中的处理。
之后，控制器3通过访问闪存2进行系统状态读取处理。在这里， 系统状态读取处理相应于图2中的步骤S108至S113中的处理。
在此系统读取处理过程中，电源电压还未达到闪存2的工作电压 范围而如图3中所示处于不稳定电压范围。因此，在系统读取处理中 就出现一个错误，中止了重置。
当出现这一错误时，CPU4c将重置处理错误数据置入接口逻辑单 元5的寄存器5a中，控制器3进入休眠模式。
当控制器3在休B民^^莫式中自主机接收到指令CMD时，接口逻辑 单元5再次向主机返回"忙，，响应，向控制器3输出重置信号，并将寄 存器5a置为高电平。
接收到接口逻辑单元5的重置信号的控制器3进行步骤S104至 S107(图2)中的重置处理。在此重置处理结束之后，控制器3访问闪存2以执行步骤S108至S113 (图2)中的系统状态读取处理。
由于如图3中所示在第二个系统状态读取处理中电源电压VCC 达到了闪存2的工作电压，系统状态读取处理在执行中未出现任何错 误，通电重置处理成功完成。
这样，存储卡l被置为初始状态，当由主机输入第三个指令CMD 时，控制器3向主机返回"就绪"响应。
因此，存储卡l重复重试直到通电重置处理成功完成，而由于切 断电源电压的操作不必要以及可由用户重试，所述通电重置处理过程 还可以更为灵活。
在这里，将参照图5的流程图描述闪存2中闪存检查数据FD的 写入。这一闪存检查数据FD在传递存储卡1之前的选择处理中被写 入。
首先，当存储卡l被安装到像仿真器之类的主机上且被提供给电 源电压VCC时，指令CMD自主机输入(步骤S201)，存储卡1执 行通电重置处理(步骤S202)。
此时，由于像闪存检查数据FD， CID/CSD，密码及写保护之类 的数据未被写入闪存2，通电重置处理失败(步骤S203)，存储卡1 等待主机输入指令CMD (步骤S204 )。
主机发出通电重置处理跳过指令(步骤S205)从而将储存卡1 转移到通电重置处理成功完成的状态，所述通电重置处理跳过指令是 用于跳过通电重置处理的调试指令之一。
调试指令是为一个售卡商准备的，用来重写储存卡l的系统信息 以及分析其中的错误。在向调试模式的转换过程中，所述通电重置处 理可被跳过。
之后，主机还发出闪存检查数据写入指令以向存储卡l传送闪存 检查数据FD，所述写入指令是调试指令之一 (步骤S206)。
当存储卡1从主机接收到闪存检查数据FD (步骤S207 )时，闪 存检查数据被写入闪存2的一个特定区域(步骤S208)。
此外，像CID/CSD，密码及写保护之类的数据在步骤S207至S209中也被写入闪存2的一个特定区域。
这样，依照本发明的所述实施方式，由于即使由主机提供的电源 电压VCC不稳定存储卡1仍可被置为初始化状态，存储卡1的可靠 性就可被显著提高。
此外，在此实施方式中，所述通电重置处理被重复执行直到存储 卡1能被成功置为初始化状态。然而，还可以限制当初始化状态失败 时通电重置处理的次数的。
在此情况下，假定接口逻辑单元5的寄存器5a在用于设置重置 处理错误数据的比特位之外配备了多个执行数字设定比特位，以设定 通电重置处理的执行次数。
此外，凡当初始化状态的设置失败时数据都被置入所述执行次数 设定比特位，且当所有的比特位都被设置，即初始化状态的设置失败 次数达到预期值后，即使主机发出CMD指令所述通电重置处理也不 被执行。
另外，在第一次通电重置处理失败后，在第二次通电重置处理中 所述步骤S104至S107 (图2)中的重置处理可能被跳过，而从步骤 S108至S113 (图3)中的系统状态读取处理开始。
即使是这样，寄存器5a在用于置放重置处理错误数据的比特位 之外还可以有用于置放跳过数据的跳过数据比特位，并在第一次通电 重置处理失败后设置用于跳过数据的比特位。
当用于跳过数据的比特位被设置后，在第二次及之后的通电重置 处理中接口逻辑单元5就跳过步骤S104至S107中的重置处理而从步 骤S108至S113 (图2 )中的系统状态读取处理开始。
这样，当执行重试时，通电重置处理所需的时间就可以被缩短。
发明者们提出的本发明实际上已在所述首选实施方式的基础上 被描述，但本发明决不仅局限于上面描述的实施方式，而是在本发明 的范围内允许各种改变和修正。
举例来说，在所述实施方式中，用于检查闪存读/写操作的检查 数据已先被存放在ROM中，但是也可以提出这样一个设置使该检查
数据与输出自主机的指令一同由主机输出。
如上所述，本发明的用于初始化设置的存储卡和方法适用于一块 多媒体卡中的稳定操作技术。
权利要求
1.一块存储卡，包括一个控制器；以及一个永久性半导体存储器，其中工作电压和指令接收自一个外部电路，其中所述控制器包括一个电源判定电路，以及其中，在基于预定指令由一个外部电路提供的工作电压下，如果所述电源判定电路做出所述永久性半导体存储器未准备好操作的判定，则所述判定电路基于所述预定指令重复判定操作。
2. 依照权利要求1的存储卡，其中，在所述判定操作中通过访 问所述永久性半导体存储器来做出判定。
3. 依照权利要求2的存储卡，其中，在所述判定操作中，从所 述永久性半导体存储器中读取预定数据，基于所读取的数据做出判定。
全文摘要
在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD1₁进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD1₂写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。
文档编号G11C16/20GK101197191SQ200710148789
公开日2008年6月11日 申请日期2002年5月8日 优先权日2001年9月13日
发明者仓形繁男, 大馆英史, 片山国弘, 白石敦, 金森贤树 申请人:株式会社瑞萨科技