专利名称：非易失性存储装置的初始化控制方法以及非易失性存储装置的制作方法
技术领域：
本发明涉及在非易失性存储装置中设置操作信息的技术，尤其涉及非易失性存储装置在上电或复位时的初始化操作。
背景技术：
专利文献1所揭示的非易失性存储装置在上电时，初始设置数据从存储单元阵列的初始设置数据区域锁存入数据锁存电路。特别是，如图11所示，在上电检测后，进行上电复位(S110)，并在预定的等待时间(S120)之后将R/B(就绪/忙碌)信号设为忙碌状态(S130)。然后，读取并设置缺陷地址数据、控制电压值数据以及其他初始设置数据(S140至S160)。在完成读取全部初始设置数据后，将R/B(就绪/忙碌)信号设为就绪状态(standby状态)(S170)。外部设备可通过R/B信号的忙碌状态获知该非易失性存储装置禁止访问。
对包括从上电检测到将初始设置数据锁存入数据锁存电路的初始设置操作是在控制电路中进行编程的，该控制电路预先控制写操作以及擦除操作，以便响应上电而自动控制初始设置操作。控制电路启动后，以与读取常规数据相同的方式从解码电路和传感放大电路中读取初始设置数据。
此外，专利文献2也揭示了类似专利文献1的方法。在专利文献1之外，专利文献2还假定初始设置数据的读取基于一个内部时钟，该内部时钟产生于芯片内部。如果没有通过修整数据来校准内部时钟以取消过程变量，那么变量在整个周期中会变大。如果周期朝着长周期的方向变化，等待时间就会延长。针对此问题，在上电后首先从初始设置数据中读取时钟周期校准数据，接着利用该时钟周期校准数据校准时钟产生电路所产生的时钟周期。完成上述校准之后，再读取剩余的初始设置数据。也就是说，在专利文献2中，剩余的初始设置数据是以操作时钟为基础读取的，而该操作时钟的校准是以时钟周期校准数据为基础的。在专利文献1以及专利文献2中，在读取并设置缺陷地址数据S6、控制电压值数据S7以及其他初始设置数据S8之前，外部设备通过R/B信号的忙碌状态获知该非易失性存储装置禁止访问。
相关的背景技术还有专利文献3。
专利文献1日本特开2001-176290(第 、 节)专利文献2日本特开2003-178589(第 、 节)专利文献3日本特开昭S60-205428发明内容本发明要解决的问题在专利文献1和专利文献2中，电源开启后即输出禁止外部访问的忙碌状态的R/B信号直到所有的初始设置数据锁存入数据锁存电路，以防止在完成初始设置前进行错误的外部访问。
但是，非易失性存储装置的初始设置数据包括例如各种操作中的电路常数设置信息、替换缺陷存储单元的冗余地址的设置信息、以及写保护功能的设置信息，例如关于是否允许对以扇区表示的给定存储区域进行写操作信息。这些信息量随着非易失性存储装置的容量的增大而增大。这意味着增加了上电时从初始设置数据区域读取初始设置数据并锁存入数据锁存电路所需的时间。此外，在存储不断增加的初始设置数据时，可将存储常规数据的存储单元阵列的一个区域分配为一个初始设置数据区。
在从存储单元阵列的初始设置数据区域读取初始设置数据的时候不能进行常规的访问操作，而且这种忙碌状态会随着初始设置数据的增加而保持一段较长时间，从而导致上电时初始设置可能需要较长时间。
特别是如果一个系统中包含有该非易失性存储装置并在该非易失性存储装置存储有启动系统的引导程序或应用程序时，可能导致从上电到引导程序或应用程序启动需要很长的时间。
解决问题的手段本发明用于解决上述背景技术中的至少一个问题，因此，本发明的目的之一是通过适当控制初始化操作和外部访问操作，并通过有效读取该非易失性存储装置在上电或复位时所进行的初始化操作的操作信息，而能够在初始化操作开始后的短时间内对该非易失性存储装置进行读访问操作。
为实现上述目的，本发明的非易失性存储装置的初始化控制方法的特征在于如果在初始化操作期间从存储单元阵列读出操作信息来设定时，将操作信息中的读操作优先设定。
在本发明的非易失性存储装置的初始化控制方法中，有关该非易失性存储装置的各种操作条件的操作信息存储于存储单元阵列中，并在初始化操作期间自该存储单元阵列读取这些操作条件。因此，将各种操作信息中的读操作信息设定成优先读取。
由于设定成优先读取读操作信息，因此在该非易失性存储装置中优先设置读取条件，并设置使读访问操作可以在初始化操作的初始阶段执行的操作条件。这样，即使操作信息量随着非易失性存储装置的容量的增加而增加，甚至当操作信息存储于存储常规数据的存储单元阵列的一个区域时，在初始化操作的初始阶段仍可对该非易失性存储装置进行读访问操作，而不必等到读完所有的操作信息。在能够进行读访问操作后，可与读取操作信息的步骤并行执行包括引导程序和应用程序在内的常规的数据读取操作。此外，还可从外部启动读访问操作，包括初始化操作的初始阶段中各程序的启动操作。
此外，根据本发明的一个优选实施方式，非易失性存储装置，其中初始化操作期间要设置的操作信息存储于存储单元阵列，该非易失性存储装置包括有；存储有操作信息的第一存储区域，以及与第一存储区域独立进行访问控制的第二存储区域。
在本实施例中，用于设置该非易失性存储装置的各种操作条件的操作信息存储于所述存储单元阵列中，操作信息存储于所述第一存储区域，并与第二存储区域独立进行读访问控制。
由于第一存储区域和第二存储区域的访问控制彼此独立进行，常规的读访问操作可在第二存储区域进行而操作信息自第一存储区域读取。这样，即使操作信息量随着非易失性存储装置的容量的增加而增加，甚至当操作信息存储于存储常规数据的存储单元阵列的一个区域时，仍可并行执行读访问该非易失性存储装置和读取初始化操作中的操作信息，而不必等到读完所有的操作信息。可从该第二存储区域执行包括引导程序和应用程序在内的常规的数据读取操作，而从第一存储区域执行操作信息的读取操作。
根据本发明的第二实施方式，非易失性存储装置包含一个或多个读放大器，用于在读访问操作期间自存储单元阵列读取信息，其中，在初始化操作期间自操作信息中优先读取的读操作信息由读放大器读取，之后，其他操作信息由验证放大器读取。
根据本发明的第二实施例，在初始化操作期间采用用来在常规重写访问操作后验证重写状态的验证放大器读取操作信息。
由于在初始化操作期间读取操作信息所使用的验证放大器不同于常规读访问操作中使用的放大器，因此读访问操作可与验证放大器读取操作信息的操作并行进行。
此外，根据本发明的第三实施例，非易失性存储装置，其中在初始化操作期间要设置的操作信息存储于存储单元阵列，该非易失性存储装置包含用于控制写访问操作的自动重写控制电路；以及读放大器，用于在读访问操作期间从所述存储单元阵列中读取信息，其中，该自动重写控制电路同时执行初始化操作期间操作信息的读控制和读放大器的激活。
根据本发明的第三实施例，控制重写访问操作的自动重写控制电路在初始化操作期间执行操作信息的读控制，并激活读放大器。读放大器自存储单元阵列中读取操作信息。
因此，如果在初始化操作中使用自动重写控制电路，那么为连续的读访问操作而设置的大量读放大器就可以用来读取操作信息，而不必局限于仅仅使用执行重写状态验证的放大器(验证放大器)，而且大量的操作信息可以一次读取。
发明效果由于在上电或复位的初始化操作期间，在读取操作信息时，本发明优先读取读操作信息，并且分别使用放大器进行操作信息的读取操作和读访问操作，因此可恰当地控制初始化操作和外部访问操作。此外，本发明还可有效地执行操作信息的读取操作，并可提早读访问该非易失性存储装置。
图1为实现本发明实施例的非易失性存储装置的电路方块图；图2为根据本发明第一实施例进行初始化操作的流程图；图3为例示在本发明第一实施例的初始化操作时状态信号的波形图；图4为本发明第一实施例中对读取信息的传感放大器进行控制的电路方块图；图5为根据本发明第二实施例进行包括初始化操作在内的重写控制操作的流程图；图6为图5中所示的预编程处理的流程图；图7为本发明第二实施例中对读取信息的传感放大器进行控制的电路方块图；图8为实现突发读操作的包括位线和读传感放大器的电路结构的电路方块图；图9A为图8所示的电路结构执行突发读操作时的操作波形图；图9B为图8所示的电路结构执行初始化操作时的操作波形图；图10为与一个验证放大器连接的参考单元部分的电路结构例示图；以及图11为专利文献1的初始化操作流程图。
主要组件符号说明1、2 非冗余存储区域3 读传感放大器4 验证传感放大器5A、5B存储单元阵列区域6 操作信息锁存部7 控制电路8 状态输出部11上电复位电路12地址寄存器13一致检测部
14电压产生电路15地址缓冲器16命令解码器17输出缓冲器18A、18B 行解码器19A、19B、19R、19W列解码器21A、21B 存储块31定时电路33参考单元部32O到32E 选择电路MCP 编程验证的存储单元MCER 擦除验证的存储单元ERV-WL擦除字线PGMV-WL 编程字线TER、TP 选择晶体管RefDB 参考数据线ERV 擦除验证信号PGMV 编程验证信号READ-WL 读字线RDB 读数据线INI 初始化信号ST1 状态信号ENO、EVE、EVO 解码信号RDBO0到RDBO15、RDBE0到RDBE15 数据线DO输出终端ADD 地址终端ST状态终端DQx 数据终端CMD 命令终端
具体实施例方式
下面参照图1至图10详细描述本发明的非易失性存储装置的初始化控制方法以及非易失性存储装置的优选实施方式。
图1为根据第一和第二实施例实现的非易失性存储装置的电路方块图，该第一和第二实施例将在后面作详细描述。如图1所示的非易失性存储装置中，存储单元阵列区域5A和5B中分别独立设有可访问(非独占)的复数个存储块(Bank)21A、21B。存储单元阵列区域5A和5B都由小块的存储阵列组成，这些小块的存储阵列叫作“大扇区”或“小扇区”，其由任意的非易失性存储单元数构成，是进行檫除的最小单位。本例中，大扇区和小扇区的区别之处在于扇区内的存储元件容量，而且大扇区中非易失性存储单元的数目大于小扇区中非易失性存储单元的数目。此外，还有用于替换缺陷大扇区或小扇区的冗余扇区(未图示)。另外在各大扇区、小扇区和冗余扇区中分别设置一列冗余存储单元，用于执行位线单元的冗余替换。另外，存储块21A和21B分别设有非冗余存储区域1和2，且该非冗余存储区域1和2不具有冗余替换结构。该非冗余存储区域1和2分别具有引导扇区，其可由任意的非易失性存储单元数构成。一般来说，用于系统启动的引导程序存储于引导扇区中；应用程序存储于小扇区中；而诸如运动图像、声音信息等普通数据则存储于大扇区中。
要访问上述存储区域，首先要在命令解码器16中对经由命令终端CMD输入的命令信号进行解码，然后将经过解码器16解码后的命令信号传送到控制电路7。控制电路7控制地址寄存器12、电压产生电路14、读传感放大器3、验证传感放大器4以及操作信息锁存部6，其中，操作信息锁存部6是一个易失性存储部，可响应命令信号而存储操作信息。操作信息锁存部6的电路类型可以是一般的寄存器类型，也可以是反向锁存类型。本例中，通过电压产生电路14向行解码器18A、18B，列解码器19A、19B以及存储区域提供读/重写访问操作所需的偏置电压。所述读传感放大器3连接输出缓冲器17，以将非易失性存储区域的数据输出到输出终端DO，其中DO是一外部输入/输出终端。所述验证传感放大器4是一个用于验证的传感放大器，在重写非易失性存储区域(编程或檫除)时使用，后面会作描述，并且该验证传感放大器4不与外部输入/输出终端连接。
另外，地址终端ADD发出的地址信号经过地址缓冲器15后输入地址寄存器12，如果必要的话，还要在一致检测部13对此地址信号作冗余替换判断。然后，通过行解码器18A、18B和列解码器19A、19B选择存储区域中的地址。至于标示读访问操作的命令信号，从列解码器读取的信息经由读传感放大器3根据输入的地址信号放大后，通过读数据线RDB经由输出缓冲器17输出至输出终端DO。
在非易失性存储装置中，执行读访问操作所需的例如各种电路的操作定时信息或偏置电压值的设置信息等读操作信息、执行冗余替换所需的例如行地址或列地址等冗余信息、以及执行重写访问操作所需的例如偏置电压值的设置信息或写保护信息等重写操作信息等都预先存储于例如存储区域的非冗余存储区域中。在执行上电或复位的初始化操作时，需要读出上述信息并设置于操作信息锁存部6中，以便执行读/重写访问操作或冗余替换。因此，如果每次都要从存储区域读取所存储的信息，就有可能在读操作和常规访问操作之间产生竞争而导致访问操作延迟或操作异常。
另外，要预先设置的操作信息数目随着非易失性存储装置的容量的增加而增加，除常规存储区域外，如还设置有专用存储区域，则所占用的面积会进一步增加。为解决所述问题，通常会设置一控制结构，其中分配常规存储区域的一个区域，并在该区域中预先存储操作信息，然后根据初始化操作将所存储的操作信息读出到操作信息锁存部6。
检测上电的上电复位电路11所发出的控制信号和复位信号(未图示)输入到控制电路7。控制电路7控制读传感放大器3和验证传感放大器4，并读出存储于非冗余存储区域1和/或非冗余存储区域2的操作信息。另外，控制电路7控制操作信息锁存部6，操作信息锁存部6锁存自传感放大器3和4读出的操作信息。另外，控制电路7会定时从操作信息锁存部6读出各种操作信息(后面会作描述)，并控制电压产生电路14和一致检测部13。
外部输入读/重写访问预定地址的操作命令时，响应该命令信号的命令解码器16的命令信号和地址缓冲器15的地址信号会输入到控制电路7。如果正在执行初始化操作，控制电路7会根据输入的命令信号和地址信号的类型输出一个状态信号，标示是否可以执行访问操作。此状态信号经由状态输出部8输出到状态终端ST。
本例中，可为状态终端ST提供一个专用终端，或者提供一个数据终端DQx(X可例如为0到2)，后面会作描述。本例中，数据终端DQx可引导至一个数据输出终端，或者是一个由外部输入/输出终端构成的数据输入/输出终端。图1中，数据终端DQx是输出终端DO。
操作信息存储于存储区域的一个区域内，在初始化操作中读出。此存储区域最好位于不执行冗余替换的非易失性存储区域1和/或2中。操作信息中包括有关冗余替换的地址信息等冗余信息，并且只有在该冗余信息已经锁存在操作信息锁存部6之后才能确定要在一致检测部13中进行冗余替换的存储单元。因此，在读操作信息的状态下，只有在锁存冗余信息之后才能访问允许冗余替换的存储单元阵列区域5A、5B。
如后面所要描述的，读取操作信息时，最好优先读出读操作信息，以设置执行读访问操作的操作条件，从而可以对非冗余存储区域1和/或2进行读访问操作，即使此时读取其他操作信息的初始化操作仍在执行。当用于启动系统的引导程序存储于非冗余存储区域1和/或2时，对该存储区域的读访问操作可与初始化操作并行执行，以便读出该引导程序，这样就可以启动系统，并且可缩短系统在上电或复位后的启动时间。
这种情况下，操作信息和引导程序分别存储于存储块21A、21B的非冗余存储区域1、2中，通过执行控制而使操作信息通过验证传感放大器4读出，引导程序通过读传感放大器3读出，从而可以并行地执行初始化操作和引导程序的读访问操作。在图1的结构中，各存储块共用读传感放大器3和验证放大器4。但是，本发明并不仅限于此结构，各存储块也可分别具有各自的读传感放大器3和验证传感放大器4。
图2是第一实施例的流程图。下面配合参照图1所示的电路方块图说明第一实施例。在输入上电或复位命令后，非易失性存储装置开始初始化操作。首先，响应命令终端CMD所发出的命令信号的访问请求，控制电路7设置标示忙碌状态的状态期标，禁止访问操作(S11)，并且，由于初始化操作开始时尚未完成操作信息的锁存，因此控制电路7根据外部的访问请求经由状态输出部8输出忙碌信号。
控制电路7启动初始化操作的锁存控制。在这种情况下，优先读出用于设置读条件的读操作信息(S12)。更具体而言，控制电路7操作地址寄存器12，自该地址寄存器12输出地址信号，该地址信号标示存储有读操作信息的地址空间的位置。另外，控制电路7激活读传感放大器3和/或验证传感放大器4以读出信息。
验证传感放大器4可用来读出读操作信息。此外，由于禁止外部的访问请求，也可使用读传感放大器3。一般来说，与用于重写操作的验证传感放大器4相比，用于读访问操作的读传感放大器3可高速执行读操作，并且针对突发操作设置有大量的读传感放大器3。因此，在初始化操作中读出读操作信息的阶段，可以只激活读传感放大器3，也可同时激活读传感放大器3和验证传感放大器4，以便高速读出操作信息，读取的速度随着同时读信息的传感放大器的数量的增加而提高。
将读操作信息锁存入操作信息锁存部6后(S13:Y)，控制电路7判断与读操作相关的操作条件是否已经锁存入操作信息锁存部6。然后，控制电路7设定标示就绪状态的状态期标，表示允许对非冗余存储区域1和2进行读访问操作(S14)。此后，控制电路7响应外部对非冗余存储区域1和2的读访问请求而经由状态输出部8输出就绪信号。同时，锁存的读操作信息作用于电压产生电路14而使其为行解码器18A、18B，列解码器19A、19B以及存储块21A、21B的存储区域提供读操作中的偏置电压。锁存的读操作信息还作用于读传感放大器3和验证传感放大器4，以控制传感放大器执行读访问操作和初始化操作中操作信息的读取。由于尚未完成冗余信息的锁存，因此响应读访问存储单元阵列区域5A、5B的请求而输出忙碌信号。同样，由于尚未完成重写操作信息的锁存，响应重写访问全部存储区域的请求而输出忙碌信号。
针对读访问请求而输出就绪信号后，可对非冗余存储区域1和2进行读访问操作。由于可以并行地操作不同的存储块，引导程序的读取可以与操作信息的读取并行进行。把从初始化操作开始直到可以读访问非冗余存储区域1和2的初始化操作归类为步骤I。
锁存读操作信息后，接着读出与冗余替换相关的冗余信息(S15)。更具体而言，控制电路7操作地址寄存器12，并自此地址寄存器12输出地址信号，该地址信号标示储存有冗余信息的地址空间的位置。此外，控制电路7激活验证传感放大器4以读出信息。
验证传感放大器4可用于读出冗余信息，这是由于引导程序的读访问操作是以前一步骤中锁存的读操作信息为基础而执行的，读传感放大器3可能正处于忙碌状态。引导程序由读传感放大器3读出后通过读数据线RDB和输出缓冲器17输出到输出终端DO，而冗余信息由验证传感放大器4读出后锁存在操作信息锁存部6。非易失性存储装置的初始化操作和自非易失性存储装置读取引导程序而进行的启动操作可并行进行。此外，在各个存储块都分别具有读传感放大器3和验证传感放大器4的情况下，如果执行引导程序的读访问操作的存储块不同于执行冗余信息的读取操作的另一存储块，那么在使用读传感放大器3读出引导程序的同时，可以使用读传感放大器3、验证传感放大器4或者两者来读出冗余信息。
在将冗余信息锁存入操作信息锁存部6后(S16:Y)，控制电路7判断要进行冗余替换的存储单元的地址信息是否已经锁存入此操作信息锁存部6。一致检测部13参照操作信息锁存部6输出的冗余信息来确定地址寄存器12输出的地址信号是否是需要冗余替换的地址，冗余替换是在存储块的21A、21B的存储单元阵列区域5A和5B中执行的。控制电路7设置标示就绪状态的状态期标(S17)，表示除非冗余存储区域1、2外，可以对存储单元阵列区域5A、5B进行读访问操作，然后根据外部对存储单元阵列区域5A、5B的读访问请求通过状态输出部8输出就绪信号。由于尚未完成有关重写访问请求的重写操作信息的锁存，针对全部存储区域的重写访问请求输出忙碌信号。
在步骤I中许可了对非易失性存储区域1、2的读访问操作后，这儿又许可了对存储单元阵列区域5A、5B的读访问操作。由于可对与存储有操作信息的存储块不同的存储块作并行操作，延续自步骤I的引导程序的读取可与操作信息的读取并行进行。此外，在读出引导程序后，可接着读出应用程序，也可以不是读出引导程序而是读出应用程序。把从读出冗余信息开始直到允许读访问存储单元阵列5A、5B的初始化操作归类为步骤II。
在锁存冗余信息后，接着读出用于设置重写条件的重写操作信息(S18)。更具体而言，控制电路7操作地址寄存器12，并从地址寄存器12输出地址信号，该地址信号标示存储有重写操作信息的地址空间的位置。此外，控制电路7激活验证传感放大器4并读出重写操作信息。
在读重写操作信息过程中可以使用验证传感放大器4，这是因为针对非冗余存储区域1、2和存储单元阵列区域5A、5B进行引导程序或应用程序的读访问操作是以前一步骤中锁存的读操作信息和冗余信息为基础执行的，读传感放大器3可能正处于忙碌状态。引导程序或应用程序由读传感放大器3读出后经过读数据线RDB和输出缓冲器17输出到输出终端DO，而重写操作信息由验证传感放大器4读出后锁存在操作信息锁存部6中。非易失性存储装置的初始化操作和自该非易失性存储装置读取程序而进行的系统启动操作或应用启动操作可并行进行。此外，在各个存储块都分别具有读传感放大器3和验证传感放大器4的情况下，如果执行引导程序的读访问操作的存储块不同于执行重写操作信息的读取操作的另一存储块，那么在使用读传感放大器3读出引导程序的同时，可以使用读传感放大器3、验证传感放大器4或者两者来读出重写操作信息。
在将重写操作信息锁存入操作信息锁存部6后(S19:Y)，控制电路7判断有关重写操作的操作条件是否已经锁存入此操作信息锁存部6。重写操作信息从操作信息锁存部6输出后进入电压产生电路14，并对行解码器18A、18B，列解码器19A、19B和存储块21A、21B的存储区域施加一个重写操作需要的偏置电压。控制电路7设置标示就绪状态的状态期标(S20)，表示除非冗余存储区域1、2外，可以对存储单元阵列区域5A、5B进行重写访问操作，然后根据外部的重写访问请求通过状态输出部8输出就绪信号。
读访问操作已经在步骤II中得到许可，这儿又许可了重写操作，这样就完成了初始化操作。把从读出重写操作信息开始直到许可重写访问操作的初始化操作归类为步骤III。
在图2所示的流程中，如同时存在执行冗余替换的存储单元阵列区域5A、5B和不执行冗余替换的非冗余存储区域1、2，则在初始化操作中优先锁存读操作信息和读访问非冗余存储区域1、2。非易失性存储装置也可能没有非冗余存储区域1、2，在这样的结构中，引导扇区和大扇区一样是冗余的。在这种情况下，最好优先锁存冗余信息和读操作信息。在锁存完上述操作信息后，可对所有存储区域执行读访问操作。
图3是针对外部访问请求输出状态信号的示例。当/WE信号、/CE信号和/OE信号中至少一个变为低电平并激活时，由专门的状态终端输出就绪信号RDY，另外，当有外部访问请求时还输入地址信号。如果根据第2图的步骤I到III的初始化步骤已经允许访问操作，就绪信号RDY会转为高电平，表示就绪状态。相反，如果不允许进行访问操作，就绪信号RDY则转为低电平，表示忙碌状态。
图3所示的结构中，除就绪信号RDY，还通过使用数据终端DQx(x＝0到2)表示输入的访问请求是否被允许，其中数据终端DQx(x＝0到2)分别对应步骤I至III的初始化操作阶段。如果伴随重复操作的/WE信号、/CE信号和/OE信号输出翻转信号作为数据信号DQx时，则表示忙碌状态。也就是说，如初始化操作状态处于步骤I，输出翻转信号(4个周期)作为数据信号DQ0。同样，如初始化状态处于步骤II，输出翻转信号(4个周期)作为数据信号DQ1，如初始化状态处于步骤III，输出翻转信号(4个周期)作为数据信号DQ2。此外，如上述各步骤中的操作信息已完成锁存，例如步骤I的锁存操作完成时，则输出有效数据信号DQ0。同样当步骤II的锁存操作完成时，则输出有效数据信号DQ1，当步骤III的锁存操作完成时，输出有效数据信号DQ2。另外，还可通过数据信号DQ0到DQ2(4个周期)而不是翻转信号的组合来识别初始化操作所处的阶段。
如外部发出访问请求，则把依据所输入的地址信号标示是否允许该访问操作的状态信号作为就绪信号RDY。因此，确认就绪信号RDY的逻辑电平后即可判断是否允许各访问请求。此外，除就绪信号RDY外，还可将数据信号DQ0到DQ2作为状态信号，标示初始化操作的各阶段。当外部有访问请求时，通过上述结构可识别初始化操作所处的阶段，允许访问请求的访问类型和地址可根据识别出的阶段而确定。
图4是对读取信息的传感放大器进行控制的电路结构，在图2的初始化操作中，从存储区域读取操作信息时，根据初始化操作的阶段选择适合的传感放大器，有效率地读取初使化操作所需的操作信息和引导程序或应用程序。图4中提供32位宽的位线BL，信息由32位的读数据线RDB读取，并执行16位宽的重写操作。本例中，读操作中的读位线RDB是32位宽，是16位宽的重写操作的两倍，这是因为连续的读操作是高速执行的，也就是采用了交替读出16位宽的位线BL的突发操作。
各位线BL通过读列解码器19R连接读传感放大器3，并且选择两位线BL中的任意一个，使其通过验证列解码器19W连接到验证传感放大器4。读传感放大器3通过读数据线RDB连接输出缓冲器17和操作信息锁存部6。验证传感放大器4连接操作信息锁存部6。
在各读列解码器19R中，将存储块地址ADD_BNK以及一个奇数低级数地址ADDO或者一个偶数低级数地址ADDE输出到与非门，并由反向门反向。接着，将存储块地址ADD_BNK与奇数低级数地址ADD0或偶数低级数地址ADDE的逻辑“与”操作的结果和标示初始化操作处于步骤I的步骤I状态信号ST1进行逻辑“或”操作，该“或”操作通过或非门和反向门实现，从而输出解码信号ENO、ENE。根据奇数低级数地址ADD0的解码信号ENO输入到半个读列解码器19R。根据偶数低级数地址ADDE的解码信号ENE输入到另外半个读列解码器19R。
在允许常规访问操作或处于初始化状态步骤II后的状态时，步骤I的状态信号ST1为低电平，此时通过存储块地址ADD_BNK和低级数地址ADDO或ADDE的“与”操作结果执行解码。也就是说，当奇数的低级数地址ADDO输入到所选的存储块时，解码信号ENO变为高电平，相应选择半个读列解码器19R。当偶数的低级数地址ADDE输入到所选的存储块时，解码信号ENE变为高电平，相应选择另外半个读列解码器19R。在初始化操作的步骤I中，步骤I状态信号ST1为高电平，此时，不论奇数或偶数的低级数地址，解码信号ENO和ENE都为高电平。该读列解码器19R输出的32位位线BL连接读传感放大器3。
在读传感放大器3中，如果指示重写时重写状态验证的验证信号ENV和步骤I状态信号ST1都为高电平，或者地址转换信号ATD为高电平，则开启定时电路31。定时电路31在给定的时间激活读传感放大器3。根据处于允许常规访问操作状态的步骤II后的状态或者初始化操作的状态中的地址转换信号ATD的输出执行定时激活。地址转换信号ATD根据输入的地址产生，且读传感放大器3根据地址的输入而激活以读出信息。
本例中，用来控制初始化操作中操作信息的读操作的控制电路7包括一个自动重写控制电路，用来控制重写操作程序，后面会作描述。操作信息的读取是通过使用自动写控制电路中验证重写状态的程序而执行的。验证信号ENV从自动重写控制电路输出。如果初始化操作时输出验证信号ENV并读出操作信息，步骤I状态信号ST1变为高电平，并且如果是处于步骤I的状态，读传感放大器3被激活，从读传感放大器3中读出操作信息。
在验证列解码器19W中，将步骤I状态信号ST1和由反向门对任一奇数低级数地址信号ADDO或偶数低级数地址信号ADDE反向后得到的反向信号输入到或非门，并进行解码。
在允许常规访问操作时，或者处于初始化操作状态中步骤II后的状态时，步骤I状态信号ST1处于低电平。当任意一个奇数低级数地址信号ADDO或偶数低级数地址信号ADDE被选择并变为高电平后，构成验证列解码器19W的两个晶体管之一即被选择，并且32位宽的位线BL中的一半连接到验证传感放大器4。在初始化操作的步骤I状态下，步骤I状态信号ST1为高电平。在此状态中，不论奇数或偶数的低级数地址，构成验证列解码器19W的两个晶体管都不被选择。
步骤I状态信号ST1，以及重写状态操作中表示重写状态识别(验证)的验证信号ENV透过输入到与非门的反向门反向后的反向信号来控制，并且验证传感放大器4由经过反向门反向后的反向信号控制。验证传感放大器4根据步骤I状态信号ST1和验证信号ENV的逻辑“与”操作结果而进行激活控制。在初始化操作的步骤I的状态中，步骤I状态信号ST1处于高电平。
在步骤II后允许常规访问操作的状态或初始状态中，步骤I状态信号ST1处于低电平，在这种情况下，验证传感放大器4通过高电平的验证信号ENV而得到激活。除根据重写访问操作验证重写状态的情况之外，在初始化操作的步骤II后由读传感放大器3读出引导程序或应用程序的情况下，操作信息可由验证传感放大器4读出。在初始化操作中的步骤I状态中，步骤I状态信号ST1处于高电平。在这种情况下，不论验证信号ENV如何，验证传感放大器4都处于非激活状态。
在初始化操作的步骤I中，在读取用于设置读条件的读操作信息时，由于诸如引导程序等各种程序或数据尚未读出，因此可通过高速操作的读传感放大器3读取读操作信息，以便增加同时读取程序或数据的传感放大器的数目进而高速读取读操作信息。在设定读条件之后的初始化操作步骤II中，操作信息由验证传感放大器4读取，这样就可由读传感放大器3读取引导程序，并并行执行初始化操作和引导程序等的读操作。除并行读取操作信息和引导程序之外，还可高速读出读操作信息，而且还可进一步缩短读访问引导程序等外部访问操作开始前的时间。
此外，在各个存储块都分别设置有读传感放大器3和验证传感放大器4的情况下，如果进行引导程序的读访问操作的存储块不同于进行冗余信息的读取操作的另一存储块，那么即使在已设定读条件之后的初始化操作步骤II后，在同步骤I一样使用读传感放大器3进行引导程序的读访问操作的同时，读传感放大器3和验证传感放大器4中的任意一个都可用来读出操作信息。在这种情况下，操作信息在控制电路7的自动重写控制电路控制下读出。根据自动重写控制电路的控制，可选择由读传感放大器3读出操作信息，或者由验证放大器4读出操作信息，或者由这两者一起读出操作信息。
图5是本发明第二实施例的流程图，此流程由控制电路7(图1)的自动重写控制电路(未图示)控制。图5显示了重写操作中的檫除操作的处理流程。当自动重写控制电路启动时，即判断启动是否基于初始化操作(S21)，如启动不是基于初始化操作而是基于常规重写操作(S21:F)，则执行檫除超时步骤(S22)。在檫除超时步骤过程中，输入例如要檫除的扇区的地址信号。在初始化操作的情况下，由于不必要执行檫除超时步骤，因此省略步骤S22(S21:T)。
接着，判断是否有必要进行预编程(S23)，如果判断预编程处理(S24)为不必要(S23:T)，则进一步判断该过程是否是初始化操作(S26)，如果此过程是初始化操作(S26:T)，则结束自动重写控制电路处理，相反，如果此过程不是初始化操作，则执行常规的檫除操作。执行檫除验证(S27)，如有必要(S27:F)，重复执行檫除操作(S28)，APDE(自动编程干扰擦除)验证操作(S29)和APDE操作(S30)。接着，执行软程序验证(S31)和软程序操作(S32)以完成擦除操作。预编程用于擦除前对进入擦除状态的非易失性存储单元编程，以避免非易失性存储单元的过擦除。此外，APDE和软程序用于在擦除后改善非易失性存储单元的阈值特性的分布宽度。
如果擦除访问操作中有擦除状态的存储单元，或者此过程是初始化操作(S23:F)，流程由预编程验证(S23)转到预编程处理(S24)。
图6显示预编程(S24)的流程步骤。流程中，首先判断过程是否是初始化操作(S41)。当过程是初始化操作(S41:T)时，设定存储操作信息的区域的初始地址(S42)，若不是(S41:F)，设定要擦除的初始地址(S43)。接着，执行读操作(S44)。然后，当过程为初始化操作(45:T)时，将读出的操作信息转移到操作信息锁存部6(S46)。接着，判断所读信息是否是最后地址的信息(S49)，如果不是(S49:F)，更新地址(S50)，过程转回步骤S44。从读操作(S44)开始重复转移操作(S46)后，当读地址完成时结束预编程程序(S49:T)。
当在S45中判断操作不是初始化操作时(S45:F)，执行验证操作(S47)。当通过验证操作判断出所读信息不在编程状态(S47:F)时，执行预编程操作(S48)，流程返回S44。然后，从读操作(S44)开始再次执行验证操作(S47)。当通过验证操作判断出读操作在编程状态中时(S47:F)，进一步判断所读信息是否是最后地址的信息(S49)。当读信息不在最后地址时(S49:F)，更新地址(S50)，流程返回步骤S44。然后，从读操作(S44)开始执行验证操作(S47)，当读地址完成时预编程程序结束(S49:T)。
因此，在控制电路7的自动重写控制电路的预编程操作(S24)中，可使用用于验证预编程状态的读操作(S44)来读出初始化操作时的操作信息。
在这种情况下，当读操作(S44)是常规验证操作时，使用验证传感放大器4。但是也可通过图7显示的采用读传感放大器3而不是验证传感放大器4的电路结构，从而同时读出大量信息。
图7所示的电路结构中输入标示初始化操作的初始化信号INI，而不是图4中所示的步骤I状态信号ST1。在本例中，初始化信号INI是上电复位电路11根据上电状态而输出的信号，或者是根据该信号而产生的信号，或者是根据未图示的复位信号产生的信号。在初始化操作时信号为高电平，此时读列解码器19R被选择，从而激活读传感放大器3，而验证列解码器19W不被选择，验证传感放大器4也不被激活，。
因此，可通过读传感放大器3执行预编程验证(S24)时的读操作(S44)。在包括擦除访问操作的重写访问操作中，由于与读访问操作相比需要大的电流，因此与读访问操作相比重写访问操作中的位宽进一步减少，如图7所示。如果读访问操作允许突发操作从而进行高速连续性的操作，则可以在读访问时由数据宽度同时激活大量的读传感放大器3。此外，在自动重写控制电路中使用部分操作序列的同时可以读出比重写访问操作更大量的操作信息，并可缩短初始化操作开始后直到外部访问操作例如读访问引导程序开始的时间，以减少初始化操作时间。
在图7所示的电路方块图中，在控制电路7的自动重写控制电路验证时，根据初始化信号INI在读操作(S44)步骤中通过读传感放大器3而不是验证传感放大器4来读取初始化操作中的操作信息。但是，第二实施例并不限于上述方法，例如可固定地将低电平信号而不是初始化信号INI输入到控制验证列解码器19W和验证传感放大器4的逻辑电路。因此，除读传感放大器3外，验证传感放大器4也可在重写状态验证时的读操作(S44)步骤中读出操作信息，从而进一步加宽可同时读出的位宽。
第二实施例中采用了预编程验证。但是，本发明不限于本实施例，例如，还可以使用擦除验证，APDE程序验证，或者软程序验证。在这种情况下，由于理想的阈值电压在各个验证中是不同的，用于只读出初始化操作时的操作信息的参考单元可用来作为验证传感放大器4的参考阈值。
下面参照将其参照电路方块8和操作波形示意9描述采用突发读操作进行读访问操作的电路结构，其扩大了在初始化操作时同时读出的操作信息的位宽。
在图8中，存储单元阵列区域中的位线BLO0到BLO15以及位线BLE0到BLE15分别具有读列解码器19R和读传感放大器3。读列解码器19R根据奇数和偶数位置的解码信号ENO和ENE选择，并且连接各读传感放大器3。各读传感放大器3通过奇数偶数位置的数据线RDBO0到RDBO15以及RDBE0到RDBE15分别连接选择电路32O到32E。根据初始化信号INI的反向信号和解码信号ENE的逻辑“与”操作结果，以及初始化信号INI的反向信号和解码信号ENO的逻辑“与”操作结果，来选择电路32O和32E，以将数据线RDBO0至RDBO15，或者数据线RDBE0到RDBE15连接到读数据线RDB。此外，各数据线RDBO0到RDB015和RDBE0到RDBE15连接操作信息锁存部6。
图1中，操作信息锁存部6和输出缓冲器17由读传感放大器3通过读数据线RDB彼此连接。而在图8中，为实现突发操作，操作信息锁存部6由读传感放大器3通过选择电路32O和32E连接输出缓冲器17。
如图9A所示，在读访问操作中，通过顺序增加地址信号ADD而在奇数和偶数地址之间交替切换，从而交替激活解码信号ENO和ENE。根据解码信号EN0在奇数位置的读列解码器19R被选择，并更新由奇数位置的读传感放大器3读出并输出到数据线RDBOx(X＝0到15)的信息。根据解码信号ENE在偶数位置的读列解码器19R被选择，并更新由由偶数位置的读传感放大器3读出并输出到数据线RDBEx(X＝0到15)的信息。也就是说，解码信号ENO、ENE是选择地激活读传感放大器3的控制信号。
在这种情况下，由于初始化信号INI处于低电平，因此通过解码信号EVE和EVO控制选择电路32O和32E，并使未更新的数据线连接数据线RDB。也就是说，如果正在更新数据线RDBOx(x＝0到15)，根据解码信号ENO，选择电路32E被选择，因而数据线RDBEx(x＝0到15)被连接到数据线RDB。相反，如果正在更新数据线RDBEx(x＝0到15)，根据解码信号ENE，选择电路32O被选择，因而数据线RDBOx(x＝0到15)被连接到数据线RDB。因此，奇数地址的位线和偶数地址的位线在32位宽的位线BLO0到BLO15和BLE0到BLE15之间交替切换，并通过16位宽的读数据线RDB执行突发操作。
另一方面，在初始化操作中，如图9B所示，不论地址信号的奇偶，通过顺序增加地址信号ADD来激活解码信号ENO和ENE(全选)。不论奇偶，全部读列解码器19R被选择，并通过全部读传感放大器3执行读操作，每个地址周期都更新输出到数据线RDBOx和RDBEx(x＝0到15)的信息。在本例中，因为初始化信号INI被激活到高电平，选择电路32O和32E维持在不选状态。初始化信号INI锁存在操作信息锁存部6作为未经由输出缓冲器输出到外部的操作信息。因此就读出32位宽的操作信息。也就是说，在初始化操作时，通过读传感放大器3的控制信号的译码信号EN0、ENE，与读访问操作中激活的读传感放大器3的数目相比，更数目的读传感放大器被用于执行操作信息的读取控制。
在这种情况下，由于读传感放大器3未连接读数据线RDB，从而减少了负载容量并缩短了地址增加的周期。
如果在自动重写控制电路的控制下读出操作信息，则对内部产生的内部供应电压的控制作如下变化。一般而言，在非易失性存储装置中会同时产生复数种主要用于编程、擦除和验证的内部电压。这是一个正向递增的高电压或负向递减的高电压。例如，对于前者，在编程时相对外部电压1.8V产生递增电压8V。此外，在读出时相对外部电压1.8V产生递增电压4V。此外，对于后者，相对外部电压1.8V产生负向递增电压-8V。为产生各自的内部电压，设置了专门的电压递增电路。这些电压递增电路具有由多阶电容构成的充电泵。由于需要将各自的电压调节到一预定的电压值后产生，因此需要一段时间来把各个电压调节到预定电压。外部电压和所需的内部电压之间的电压差越大，产生预定电压所需的时间越长。在自动重写控制电路中，所有种类的内部电压都设置为具有充足的电压值，并且为充分保证最大电压而设置一个时间段。更详细地，相对于10ns的读时间，时间段为1ms或更长，并且每次重复图5和图6所示的程序步骤时，会增大此时间段。
在初始化操作中读出操作信息时，由于仅仅产生一种读操作所需的内部电压，因而有可能缩短自动重写控制电路所设定的时间段。更具体而言，在读出时，施加于字线的内部电压约为4V，充电泵的电容阶数为2到3阶，或者使用具有更少阶数的专门的递增电路，以便缩短读出引导程序前的时间段。
因此，在初始化操作中读取操作信息时，通过控制读启动定时或读周期小于常规设定时间，可以加速在操作信息锁存前的时间段，并缩短读取引导程序前的时间段。
在第一和第二实施例中，在确认由验证传感放大器4读出的信息的电平后，需要读取参考单元。图10例示了一个参考单元部的结构。
参考单元部33具有用于擦除验证的存储单元MCER和用于编程验证的存储单元MCP。各栅极连接擦除字线ERV-WL和编程字线PGMV-WL，各漏极分别通过选择晶体管TER和TP连接参考数据线RefDB，其中，该选择晶体管TER和TP分别由擦除验证信号ERV和编程验证信号PGMV控制。各源极接地。参考数据线RefDB连接验证传感放大器4以供读取信息。
在参考部33中，除上述元件外，读存储单元MCR的栅极连接读字线READ-WL，源极接地，漏极通过由读控制信号控制的选择晶体管TR连接参考数据线RefDB。在本例中，读控制信号是在初始化操作时读出操作信息的控制信号。
通过上述结构，验证传感放大器4可以连接参考数据线RefDB的对应参考单元为基础，依据除擦除操作、编程操作以外的读取操作的各种情况中的擦除字线ERV-WL，编程字线PGMV-WL和读字线READ-WL以及擦除验证信号ERV，编程验证信号RGMV和读控制信号的选择而进行读取操作。
在这种情况下，可将读存储单元MCR的电路驱动性能设置为小于常规读访问操作中的参考单元的电流驱动性能。可依据要存储的操作信息的数目限制存储单元的数目。每个位线所连接的存储单元的数目可小于常规位线所连接的数目。这样就减少了由存储信息的存储单元引起的各位线的列漏电流，从而通过参考单元限制了允许流过的电流量。
不同于读存储单元MCR，读出操作信息的读传感放大器3或验证传感放大器4的晶体管中的电流驱动性能是可以变化的。也就是说，在读出操作信息时，使用编程验证存储单元MCP时，连接参考单元的晶体管的电流驱动性能增加，或者是使用擦除验证存储单元MCER时，连接参考单元的晶体管的电流驱动性能减少，从而使得传感放大器执行读操作具有所需的特性。
当每个存储操作信息的存储单元都有位线时，就不存在未被选择的存储单元，并可以克服操作信息的读取操作中的列漏电流问题。
此外，在连接相同位线的存储单元中存储相同的操作信息，以此尽可能克服操作信息的读取操作中的列漏电流的问题。
从上述描述可以看出，本发明可以在初始化操作的初始阶段优先读出并设置读操作信息，以便执行读访问操作。在允许读访问操作后，可以与操作信息的读取设置并行地执行引导程序或应用程序的常规数据读操作。
此外，本实施例参照高速读取引导扇区的例子进行说明。同样，本发明可应用于小扇区的高速读取。也就是说，当冗余地址的设置信息没有应用于小扇区时，小扇区也可包括在图2的步骤I中，可以象读取引导程序一样高速读取应用程序，从而提升系统性能。
此外，在复数个存储块21A和21B允许独立访问操作的情况下，当操作信息存储在一个存储块而引导程序或应用程序存储在另一个存储块时，在设置读操作信息之后可并行执行操作信息的读取和程序的读取操作。
此外，图1中的各操作信息可位于独立于各存储块的区域中，例如位于周边电路中，其中具有驱动存储单元阵列的逻辑电路。
此外，不同于在常规读访问操作中使用的读传感放大器3，验证传感放大器4可在初始化操作时用来读取操作信息，并可执行并行的读取。在这种情况下，在读出读操作信息的阶段中，由于不执行常规读访问操作，因而可通过读传感放大器3读出操作信息。一般而言，由于与验证传感放大器4相比，读传感放大器3可执行高速读操作，因此读传感放大器3可高速读取操作信息。
当在初始化操作时读出操作信息时，在自动重写控制电路的控制下，在使用验证的读操作步骤的同时，通过读传感放大器3而不是验证传感放大器4读出操作信息。通过使用比验证传感放大器4的数量多的读传感放大器3实现高速读取。
从初始化操作开始直到读取引导程序或应用程序的时间段得以缩短，从而缩短了包含非易失性存储装置的系统启动前的时间。
本发明并不限于上述实施例，可在本发明主旨范围内进行各种改进或改变。
例如上述实施例中曾描述通过使用自动重写控制电路中擦除访问操作的验证功能而读出操作信息。但是，本发明不限于上述实施例，例如还可使用编程功能等其他读操作。
权利要求
1.一种非易失性存储装置的初始化控制方法，其特征在于如果在初始化操作期间，从存储单元阵列读出操作信息来设定时，将所述操作信息中的读操作信息优先设定。
2.如权利要求1所述的非易失性存储装置的初始化控制方法，其中，在设定所述读操作信息之后，并行地执行设定所述读操作信息之外的其他操作信息的步骤和允许读访问不具有冗余结构的非冗余存储区域的步骤。
3.如权利要求2所述的非易失性存储装置的初始化控制方法，其中，所述非冗余存储区域包括引导扇区，读取并设定所述读操作信息之外的其他操作信息和所述引导扇区中的读访问操作是并行执行的。
4.如权利要求1所述的非易失性存储装置的初始化控制方法，进一步具有在所述读操作信息设定后，或在所述读操作信息设定的同时，设定所述操作信息中的冗余信息的步骤，并且，于所述冗余信息的设定之后，并行地执行读取并设定所述读操作信息和所述冗余信息之外的所述其他操作信息的步骤和允许读访问所述存储单元阵列的步骤。
5.如权利要求4所述的非易失性存储装置的初始化控制方法，其中，所述存储单元阵列包括引导扇区和/或小扇区，读取并设定所述读操作信息和所述冗余信息之外的所述其他操作信息，且并行执行所述引导扇区和/或所述小扇区中的读访问操作。
6.如权利要求2所述的非易失性存储装置的初始化控制方法，进一步具有在所述读操作信息设定后，设定所述操作信息中的冗余信息的步骤，并且，于所述冗余信息的设定后，并行地执行读取并设定所述读操作信息和冗余信息之外的其他操作信息的步骤和允许读访问所述存储单元阵列的步骤。
7.如权利要求6所述的非易失性存储装置的初始化控制方法，其中，所述存储单元阵列包括小扇区，读取并设定所述读操作信息和所述冗余信息之外的所述其他操作信息，且并行执行所述小扇区中的读访问操作。
8.如权利要求4所述的非易失性存储装置的初始化控制方法，其中，与允许读访问所述存储单元阵列并行执行而读取的所述操作信息是重写操作信息，并进一步包含在设定所述重写操作信息之后，允许重写访问所述存储单元阵列的步骤。
9.如权利要求6所述的非易失性存储装置的初始化控制方法，其中，与允许读访问所述存储单元阵列并行执行而读取的所述操作信息是重写操作信息，并进一步包含在设定所述重写操作信息之后，允许重写访问所述存储单元阵列的步骤。
10.如权利要求2所述的非易失性存储装置的初始化控制方法，其中，允许所述读访问操作的步骤包含判断随外部访问请求同时输入的地址是否在可访问的存储区域中的步骤；以及依照所述判断结果告知所述读访问操作是否允许的步骤。
11.如权利要求4所述的非易失性存储装置的初始化控制方法，其中，允许所述读访问操作的步骤包含判断随外部访问请求同时输入的地址是否在可访问的存储区域中的步骤；以及依照所述判断结果告知所述读访问操作是否允许的步骤。
12.如权利要求6所述的非易失性存储装置的初始化控制方法，其中，允许所述读访问操作的步骤包含判断随外部访问请求同时输入的地址是否在可访问的存储区域中的步骤；以及依照所述判断结果告知所述读访问操作是否允许的步骤。
13.如权利要求8所述的非易失性存储装置的初始化控制方法，其中，允许所述读访问操作或所述重写访问操作的步骤包含判断随外部访问请求同时输入的地址是否在可访问的存储区域中的步骤；以及依照所述判断结果告知所述读访问操作或所述重写访问操作是否允许的步骤。
14.如权利要求9所述的非易失性存储装置的初始化控制方法，其中，允许所述读访问操作或所述重写访问操作的步骤包含判断随外部访问请求同时输入的地址是否在可访问的存储区域中的步骤；以及依照所述判断结果告知所述读访问操作或所述重写访问操作是否允许的步骤。
15.如权利要求6所述的非易失性存储装置的初始化控制方法，其中，所述访问操作是否允许的告知是依照允许的访问操作的类别以及成为访问操作对象的存储区域的类别来识别并进行输出。
16.如权利要求8所述的非易失性存储装置的初始化控制方法，其中，所述访问操作是否允许的告知是依照允许的访问操作的类别以及成为访问操作对象的存储区域的类别来识别并进行输出。
17.如权利要求9所述的非易失性存储装置的初始化控制方法，其中，所述访问操作是否允许的告知是依照允许的访问操作的类别以及成为访问操作对象的存储区域的类别来识别并进行输出。
18.如权利要求1所述的非易失性存储装置的初始化控制方法，其中，所述操作信息是通过在重写访问操作时进行重写状态确认的验证放大器来读取。
19.如权利要求18所述的非易失性存储装置的初始化控制方法，其中，具备有在读访问操作时从所述存储单元阵列读取信息的读放大器，并且，具备有通过所述读放大器来读取所述读操作信息的步骤；以及在所述读放大器的读取之后，通过所述验证放大器来读取所述操作信息中除了所述读操作信息之外的信息的步骤。
20.一种非易失性存储装置，其中初始化操作期间要设置的操作信息存储于存储单元阵列，所述非易失性存储装置包含存储有所述操作信息的第一存储区域；与所述第一存储区域独立而进行访问控制的第二存储区域。
21.如权利要求20所述的非易失性存储装置，其中，所述第一存储区域至少存储有冗余信息，所述第二存储区域至少包含有未包含冗余结构的非冗余存储区域。
22.如权利要求20所述的非易失性存储装置，其中，对所述第二存储区域进行访问操作的处理是与从所述第一存储区域读取所述操作信息的处理并行。
23.如权利要求20所述的非易失性存储装置，其中，所述第一存储区域及第二存储区域分别具备有在读访问操作时，从所述存储单元阵列读取信息的读放大器；以及在重写访问操作时，进行重写状态确认的验证放大器。
24.一种非易失性存储装置，其中初始化操作期间要设置的操作信息存储于存储单元阵列，所述非易失性存储装置包含在重写访问操作时，进行重写状态确认的验证放大器，所述操作信息是通过所述验证放大器来读取。
25.如权利要求24所述的非易失性存储装置，其中，进一步具备有在读访问操作时，从所述存储单元阵列读取信息的读放大器，所述操作信息中在初始化操作时优先读取的读操作信息是通过所述读放大器来读取，在所述读操作信息后所读取的所述操作信息是通过所述验证放大器来读取。
26.一种非易失性存储装置，其中初始化操作期间要设置的操作信息存储于存储单元阵列，所述非易失性存储装置包含控制重写访问操作的自动重写控制电路；以及读放大器，用于在读访问操作期间从所述存储单元阵列中读取信息，所述自动重写控制电路在初始化操作期间进行所述操作信息的读控制，并且，进行所述读放大器的激活。
27.如权利要求26所述的非易失性存储装置，其中，所述操作信息的读控制是读启动定时或读周期小于重写访问操作时的验证激活定时或验证周期的短周期。
28.如权利要求27所述的非易失性存储装置，其中，所述短周期化是通过控制所述自动重写控制电路中的内部电压的产生时间来进行。
29.如权利要求26所述的非易失性存储装置，其中，所述自动重写控制电路同时激活的所述读放大器的数目大于所述读访问操作时同时激活的所述读放大器的数目。
30.如权利要求26所述的非易失性存储装置，其中，进一步具备有在重写访问操作时进行重写状态确认的验证放大器，所述自动重写控制电路在初始化操作期间，代替所述读放大器来进行所述验证放大器的激活。
31.如权利要求24所述的非易失性存储装置，其中，所述验证放大器具备有在读取所述操作信息时，用以提供读取用的参考电平的参考单元。
32.如权利要求30所述的非易失性存储装置，其中，所述验证放大器具备有在读取所述操作信息时，用以提供读取用的参考电平的参考单元。
33.如权利要求24所述的非易失性存储装置，其中，存储有所述操作信息的存储单元通过各存储单元的各自位线连接到所述验证放大器。
34.如权利要求26所述的非易失性存储装置，其中，存储有所述操作信息的存储单元通过各存储单元的各自位线连接到所述读放大器。
35.如权利要求24所述的非易失性存储装置，其中，所述操作信息存储在连接同一位线的各个存储单元中。
36.如权利要求26所述的非易失性存储装置，其中，所述操作信息存储在连接同一位线的各个存储单元中。
37.如权利要求24所述的非易失性存储装置，其中，所述验证放大器响应用于在初始化操作期间执行编程验证的参考单元的参考电平而增加晶体管的电流驱动力。
38.如权利要求24所述的非易失性存储装置，其中，所述验证放大器响应用于在初始化操作期间执行擦除验证的参考单元的参考电平而降低晶体管的电流驱动力。
全文摘要
初始化操作开始时，设置忙碌状态标示禁止访问操作(S11)，通过验证传感放大器4或高速读传感放大器3优先读出读操作信息(S12)。完成读操作信息的锁存后(S13Y)，设置标示允许对非冗余存储区域进行读访问操作的就绪状态(S14)，并根据外部对非冗余存储区域的读访问请求输出就绪信号。在非冗余存储区域中的引导程序等的读取可与操作信息的读取平行进行。接着，读出冗余信息(S15)，在完成冗余信息的读取后设置标示允许对全部存储区域进行读访问操作的就绪状态(S17)。随后，读取重写操作信息(S18)。通过本发明可缩短从初始化操作开始直到读访问操作开始前的时间段。
文档编号G11C16/20GK101027729SQ20048004410
公开日2007年8月29日 申请日期2004年7月29日 优先权日2004年7月29日
发明者河端正蔵, 古山孝昭, 加藤健太 申请人:斯班逊有限公司, 斯班逊日本有限公司