专利名称：Fast readout method and switched capacitor array circuitry for waveform ...的制作方法
技术领域：
本发明涉及用于快速波形数字化的开关电容器阵列电路以及方法。
背景技术：
许多工业和研究领域需要以高的采样率来对波形进行数字化。这包括在粒子物理 实验和同步加速器辐射源中的光电倍增管、气体检测器和硅检测器的读出。传统上，这些应 用使用高达几GHz采样速度的闪烁型ADC，但是该技术在需要高通道密度、低功率以及多于 10比特的准确度的时候达到其极限。可替换的方法是开关电容器阵列(SCA)。在瑞士的Paul Scherrer研究所已开发了这样的SCA芯片用于MEG实验的PMT和 漂移室信号的快速波形数字化。该实验搜索灵敏度低至10_13的轻子味破坏衰变μ+ —e+Y。 该芯片以0. 25 μ m的CMOS工艺来制造，并且包含12个通道，每一个通道具有1024个电容 采样单元。波形数字化以范围从IOMHz到5GHz的片上生成频率而发生。利用外部12比特 闪烁型ADC以33MHz读出这些单元。锁相环电路(PLL)确保高稳定性，使得该芯片在具有 低于IOOps的定时分辨率以及等于14比特的ADC分辨率的实验中适合于代替ADC和TDC ■~ 者 ο然而，当关注于单个事件的极快速读出时，该技术遭遇读出每个通道的所有1024 个单元所需要的死区时间周期。以33MHz读出这些单元，即使由用于每个通道的专用ADC 并行地完成读出，该设备的死区时间也处于30 μ s的范围内。因此，呈现本发明的目的是提供一种缩短读出电路的死区时间(deadtime)的具 有非常快速的读出和深入(in-de印)时间分辨率能力的电子电路。
发明内容
有关根据本发明的电路，这些的目的通过用于快速波形数字化的SCA电路来实 现，该SCA电路包括a)多个通道；每一个通道具有η个采样单元；b)多米诺(domino)波电路，生成作为用于采样单元的写入信号的多米诺波；用于 每个单个单元的所述写入信号优选地由一系列η个双逆变器生成；b)每个采样单元，在相应的采样单元根据相应的写入信号被轮到时接收和存储波 形的快照；c)停止电路，用于接收外部或内部触发信号以便在预定时间量的外部或内部延迟 之后停用(disempower)多米诺波并且生成停止位置脉冲；d)寄存器，利用在停止脉冲处多米诺波的位置来预先设置并且以串行或并行的方 式被读出以用于读取在所述多米诺波被停用时的停止位置；以及e)读出电路，用于连续地读出预定数目的采样单元中的采样信号，由此在对应于 所述停止位置的采样单元处开始读出。有关根据本发明的方法，这些目的通过用于快速波形数字化的方法来实现，该方
3法包括下述步骤a)提供包括多个通道的电路；每一个通道具有η个采样单元；b)生成作为用于所述采样单元的写入信号的多米诺波；用于每个单个单元的所 述写入信号优选地由一系列η个双逆变器生成；b)在相应的采样单元根据相应的写入信号被轮到时在每个采样单元中接收并且 存储波形形式的快照；c)提供停止波电路，用于接收外部或内部触发信号以便在预定时间量的外部或内 部延迟之后停用多米诺波并且生成停止位置脉冲；d)提供寄存器，该寄存器利用在停止脉冲处多米诺波的位置来预先设置并且以串 行或并行的方式被读出以用于读取在所述多米诺波被停用时的停止位置；以及e)读出预定数目的采样单元中的采样信号，由此在对应于所述停止位置的采样单 元处开始读出。通过仅读取采样单元的该子集，芯片最佳地适合于对短脉冲分辨率具有不同兴趣 的所有应用，例如光电倍增管、漂移室和硅检测器的读出。根据要读出的采样单元的数目， 读出和数字化的死区时间被减少读取采样单元子集所需要的时间除以读取所有采样单元 的实体所需要的时间的分数。允许诸如激活采样单元之类的多米诺效应的合适体系结构提供开关电容器 阵列芯片，其中所述双逆变器的第一逆变器被设计为具有作为一个输入信号的抑制 (disenable)信号的与门，所述第一逆变器经由作为电压控制的电阻器被操作的NMOS晶体 管连接到第二逆变器；由此与第二逆变器的寄生电容一起形成RC电路。这种体系结构允许 经由DENABLE信号随时启用并停用该多米诺波。在此，通过控制连接到NMOS晶体管的栅极 端子的模拟电压DSPEED来实现施加多米诺波传播的可变延迟的灵活性。本发明的另一个优选实施例提供一种开关电容器阵列芯片，其中多米诺波的停止 位置被编码成二进制10比特字并且在10个时钟周期内通过移位寄存器被读出。
在下文中参考下面的附图来描述本发明的优选实施例，所述附图在图1中描绘开关电容器阵列芯片的功能框图；在图2中描绘形成多米诺波电路的1024个双逆变器块中的两个的简化示意图；在图3中描绘采样单元的简化示意性略图；在图4中描绘读出移位寄存器时序图；在图5中描绘感兴趣区域(ROI)读出模式的示图；以及在图6中描绘ROI读出的时序图。
具体实施例方式被示出为图1中的功能框图的本发明表示能够以10MSPS到5GSPS的采样速度对 12个差分输入通道CHO到CHll进行采样的SCA芯片2。模拟信号波形18 (见图5)被存 储在每个通道CHO到CHll的1024个采样单元CELLO到CELL1023中，并且能够在经由以 33MHz被时钟控制的读取移位寄存器4采样之后被读出以用于外部数字化。用于采样单元
4CELLO到CELL1023的写入信号由在芯片2上的多米诺波电路6中生成的逆变器链(多米诺 原理)生成。多米诺波连续运行，直到通过使DENABLE处于低的触发信号被停止为止。(必 须注意多米诺波仍在运行，但是与采样单元分离并且因此只要DENABLE信号被设置成低 就对波形采样没有影响)。读取移位寄存器4将采样单元的内容时钟控制给多路复用输出 端MUX或者单个输出端OUTO到0UT11，其中可以利用外部ADC(未示出)将其数字化。根据 本发明，可以仅读出波形的一部分以便减小数字化时间。高通道密度、450MHz的高模拟带宽 以及(在偏移校准之后)0. 35mV的低噪声使该芯片理想地适合用于低功率、高速度、高精度 波形数字化。以辐射硬设计通过先进的CMOS工艺制造该芯片以便促进其在硬辐射环境中 的使用。该芯片包括生成高达5. 5GHz的采样频率的片上逆变器链(多米诺波电路6)。该 信号打开所有12个采样通道CHO到CHll中的写入开关，其中差分输入信号在小(200fF)电 容器中被采样。在开始之后，多米诺波以循环的方式连续运行直到通过触发信号“被停止”， 其将当前存储的信号冻结(freeze)在采样电容器中。然后经由读取移位寄存器4读出该 信号以用于外部数字化。多米诺波电路6基本上是一系列1024个双逆变器10a、10b。在将DENABLE信号提 升为高之后，波通过这些逆变器10a、10b，从而产生用于采样单元的写入信号。图2示出两 个双逆变器块10a、IOb的简化示意图。第一逆变器IOa实际上是与门。这允许经由DENABLE 信号随时启用并停止该多米诺波。该与门经由作为电压控制的电阻器被操作的NMOS晶体 管12连接到后面的逆变器。该电阻器与逆变器IOb的寄生输入电容一起形成RC电路，从 而施加多米诺波传播的可变延迟，这可以由模拟电压DSPEED控制。因为实际的多米诺波速 度取决于电源电压和温度，所以某一稳定性是有必要的以便确保稳定操作。为了这一目的， DTAP信号是可用的，其在每次该多米诺波到达单元#512时来回切换其状态。如果以fD(mTO 操作该芯片，则DTAP以根据下面的公式的频率输出具有50%占空比的矩形信号/dtap ~ 2048 x ^domino该信号可以被外部PLL电路用来将多米诺频率和相位锁定到石英生成的频率。可 替换的方法是将该信号馈送到在FPGA中实施的频率计数器中，并且在存在偏差的情况下 经由16比特DAC校正该DSPEED信号。通过将DENABLE信号提升为高来使多米诺波开始。内部电路确保写入信号总是为 16个单元宽。DWRITE信号确定写入信号是否被发送到采样单元CELLO到CELL1023。如果 使用外部PLL电路，则保持该多米诺波在读出阶段期间运行可能是有利的。这可以通过保 持DENABLE为高并且仅降低DWRITE以停止采样过程来实现。在这种情况下，循环的多米诺 波还在读出期间产生DTAP信号。在双逆变器块10a、10b之间存在小的定时抖动。该抖动由每个单元中的晶体管12 的失配所产生的每个单元的恒定偏差(所谓的“固定模式抖动”)以及每个多米诺循环的可 变项组成。尽管可以通过使用外部PLL来最小化总的抖动，但是将仍然存在单元到单元的 变化。如果应用需要高的定时准确度，则可以校准并且校正固定模式抖动。因为一个多米 诺波电路控制芯片2内部的所有12个通道CHO到CH11，所以仅需要校准每个芯片2的一个 通道CHO到CH11。这样做的一种可能性是利用该芯片对高准确度的正弦波进行采样，并且
5寻找被采样的波形和根据所有样本的正弦拟合而获得的理想波形之间的偏差。通过对正弦 波的不同相位处的多个波形求平均，固定模式抖动可以被测量并且被存储以用于例如数据 库中的校准。可能由多米诺波只能在单元之间被停止的事实而产生附加的复杂情况。这给出1/ fD0 IN0的定时准确度。如果需要更高的准确度，则推荐在每个芯片的12个通道CHO到CHll 之一中对高度稳定的时钟信号进行采样。通过拟合该时钟信号的边沿，每个波形的实际采 样频率和相位可以被精确地测量，并且可以实现低于IOOps的定时准确度。每个采样单元CELLO到CELL1023包括经由两个NMOS晶体管连接到IN+和IN-输 入端的具有Cs = 200fF的采样电容器(见图3)。这在假定两个输入信号都不超过电源的 干线(rail)的情况下允许准差分输入。必须保证信号源具有足够的驱动能力来递送电流 以对电容器Cs充电。例如，在5GHz的采样速度时，ImA的输入电流是有必要的以便以IV信 号对电容器Cs充电。在采样周期之后，电容器存储电压Us = UIN+-UIN_因为当接近干线时NMOS晶体管12显示出非线性特性，所以推荐在0. IV和1.5V之 间操作它们。全范围受每个单元中的缓冲器的线性度限制，其显示出比用于1.05V和2. 05V 之间的输入电压的0. 5mV更好的非线性度。如果小于1. 05V的信号应被采样，则可以通过 在读出阶段期间施加外部电压ROFS来将Us向上移位。这类似于充电泵那样工作，将电容 器的底板从IN-提升到R0FS。因此，在读出期间缓冲器看到的电压是U' s = UIN+-UIN_+UE0FS因此，例如可以通过将0. 95V的电压施加到ROFS输入端来获得0. IV到1. IV的输 入范围。这将输入信号移位到单元缓冲器的1.05V到2. 05V的线性范围中。该芯片具有在 每个模拟输出端处的附加缓冲器，其然后将该输出移位到从大约0. 8V到1. 8V的范围。模 拟链的总增益是0. 985。在IN+和IN-输入端二者处的输入信号不应该超过1. 5V。应该注 意，存储在采样电容器Cs中的电荷因为电荷泄漏而随着时间推移失去，并且采样单元CELLO 到CELL1023的读出应该在采样之后迅速地(< 1ms)完成。在采样已通过将DENABLE或DWRITE设置成低而被停止之后，可以经由读取移位寄 存器4来读出波形。为了这样做，单个“1”被时钟控制到移位寄存器中，之后是33MHz的 1024个时钟周期。在RSRCLK和SRIN为低的同时将而丽玩拉低至少IOns会擦除读取移位寄存器4 的内容。在RSRCLK的下降沿处将“1”时钟控制到寄存器的第一单元中。然后在每个连续的 时钟周期上将该“读取比特”向下移位，直到它出现在第1024个周期在指示移位寄存器的 成功操作的WSROUT处。在每个时钟周期的RSRCLK的上升沿上，如果使用多路复用器，则在 t0 = IOns的延迟之后在模拟输出端MUXOUT处出现下一个采样单元的内容。当以33MHz的 时钟速度(tM = 30ns)操作时，模拟信号有30ns来在输出端处调整。必须注意在该30ns 时段结束时、但正好在下一个周期开始之前利用外部闪烁型ADC对该模拟信号进行采样。 所以在tSAMP = t0+tCLK = 40ns的情况下，采样应该在RSRCLK的上升沿之后的大约38ns发 生。在35ns之后对该信号进行采样已经降低线性度。因为每个采样单元CELLO到CELL1023包含在输出端处的缓冲器，所以由于在该缓 冲器内部的晶体管的失配而看到来自该缓冲器的偏移误差，该偏移误差通常是5mV rmSo因为该偏移误差随着时间推移是恒定的(“固定模式噪声”)，所以其可以在读出期间被测量 和校正。这样做的一个实例是将偏移校正表放入到FPGA中，所述FPGA执行连接到芯片2 的ADC的读出。以这种方式可以将噪声减小多于一个数量级。使用四个地址位A0-A3来配置模拟输出端。在多路复用的模式中，每个通道的模 拟输出端可以被路由到一个单一输出端MUX0UT，使得它可以仅使用单一外部ADC来数字化 所有12个通道。然而，如果数字化时间是重要的，则可以使用12个外部ADC来并行地数字 化所有12个通道，因此使数字化时间减小到十二分之一。表2地址位设置
权利要求
一种用于快速波形数字化的开关电容器阵列电路，包括a)多个通道；每一个通道具有n个采样单元；b)多米诺波电路(6)，生成作为用于所述采样单元的写入信号的多米诺波；用于每个单个单元的所述写入信号优选地由一系列n个双逆变器(10a、10b)生成；b)每个采样单元，在相应的采样单元根据相应的写入信号被轮到时接收和存储波形(18)的快照；c)停止电路，用于接收外部或内部触发信号以便在预定时间量的外部或内部延迟之后停用所述多米诺波并且生成停止位置脉冲；d)寄存器(4)，利用在停止脉冲处所述多米诺波的位置来预先设置并且以串行或并行的方式被读出以用于读取在所述多米诺波被停用时的停止位置；以及e)读出电路，用于连续地读出预定数目的采样单元中的采样信号，由此在对应于所述停止位置的采样单元处开始读出。
2.根据权利要求1所述的开关电容器阵列电路，其中所述双逆变器(IOaUOb)的第一 逆变器(IOa)被设计为具有作为一个输入信号的抑制信号(DENABLE)的与门；所述第一逆 变器(IOa)经由作为电压控制的电阻器被操作的NMOS晶体管12连接到第二逆变器(IOb)； 由此与所述第二逆变器(IOb)的寄生电容一起形成RC电路。
3.根据权利要求1或2所述的开关电容器阵列电路，具有公共读出移位寄存器，所述停 止位置脉冲能够被传送到该公共读出移位寄存器以用于读出。
4.一种用于快速波形数字化的方法，包括下述步骤a)提供包括多个通道的电路；每一个通道具有η个采样单元；b)生成作为用于所述采样单元的写入信号的多米诺波；用于每个单个单元的所述写 入信号优选地由一系列η个双逆变器(IOaUOb)生成；b)在相应的采样单元根据相应的写入信号被轮到时在每个采样单元中接收并且存储 波形(18)的快照；c)提供停止波电路(DENABLE)，用于接收外部或内部触发信号以便在预定时间量的外 部或内部延迟之后停用所述多米诺波并且生成停止位置脉冲；d)提供寄存器(4)，该寄存器利用在停止脉冲处所述多米诺波的位置来预先设置并且 以串行或并行的方式被读出以用于读取在所述多米诺波被停用之前最后一个接收并存储 所述波形(18)的快照的采样单元处的停止位置；以及e)读出预定数目的采样单元中的采样信号，由此在对应于所述停止位置的采样单元处 开始读出。
5.根据权利要求4所述的方法，其中所述双逆变器(IOaUOb)的第一逆变器(IOa)被 设计为具有作为一个输入信号的抑制信号(DENABLE)的与门；所述第一逆变器(IOa)经由 作为电压控制的电阻器被操作的NMOS晶体管12连接到第二逆变器(IOb)；由此与所述第 二逆变器(IOb)的寄生电容一起形成RC电路。
6.根据权利要求4或5所述的方法，具有公共读出移位寄存器，所述停止位置脉冲能够 被传送到该公共读出移位寄存器以用于读出。
全文摘要
文档编号G11C27/02GK101952895SQ20088010994
公开日2011年1月19日 申请日期2008年9月2日 优先权日2007年10月1日
发明者Dinapoli Roberto, Ritt Stefan 申请人:Scherrer Inst Paul