减轻由负偏压温度不稳定性导致的预烧作用的方法

专利名称：：减轻由负偏压温度不稳定性导致的预烧作用的方法
技术领域：
：本发明涉及一种用于减轻器件中由负偏压温度不稳定性(NBTI)造成的预烧(burn-in)的技术，特别地用在这样的器件中该器件为了识别，或者为了基于PUF的安全密钥存储，而使用物理不可克隆功能(physicallyunclonablefunction)(PUF)。
背景技术：
：现场可配置器件，例如现场可编程门阵列(FPGA)，被广泛用于电子设计和算法的原型开发(prototyping)。此外，它们越来越多地被用作消费产品中的专用构造块。与ASIC(专用集成电路)相比，它们主要的优势是灵活性，因为它们可以在现场被重新配置。FPGA—般是使用通常称为配置比特流或简称为比特流的数据来配置的，所述数据在该器件被部署在应用中之后被供应至该器件。一种流行的FPGA是基于SRAM的FPGA。这种类型的FPGA芯片在板上仅具有易失性存储器，因此当电源被切断时会失去其配置。一旦上电(或者“启动”)，该FPGA就通过从外部非易失性存储器(例如，可编程只读存储器(PR0M)、闪存器等)加载的比特流而被配置。由于例如对基于集成电路(IC)的器件的克隆和/或该器件的未报道的生产过剩，损失了明显的收益。如此，高度期望的是能够唯一地识别特定器件并且/或者阻止用未授权的配置数据对该器件作配置。唯一地识别现场可编程器件的一种已知方式是使用物理不可克隆功能(PUF)。这些PUF本质上是这样的随机功能，其以计算上不可行的方式绑定至物理器件，以在不使用物理器件来实际估计的情况下预测该功能的输出。由于PUF不能被复制(copy)或者模制(model)，所以配备有PUF的器件就成为了不可克隆的(参看，例如，1)P.Tuyls,G.J.Schrijen,B.Skoric,J.vanGeloven,N.Verhaegh,R.Walters,“Read-proofhardwarefromprotectivecoatings，，，L.GoubinandM.Matsuit,EditorsProceedingsofCryptographicHardwareandEmbeddedSystems2006,volume4249ofLNCS,pages369-383,Springer2006；或者2)J.Guajardo,S.S.Kumar,G.J.Schrijen,PTuyls,"FPGAintrinsicPUFsandtheiruseforIPprotection",P.PaillierandI.Verbauwhede,EditorsProceedingsofCryptographicHardwareandEmbeddedSystemsConference(CHES)2007,volume4727ofLNCS,pages63-80,Springer2007)。用于唯一地识别器件的PUF的一个已知实施例是所谓的SRAMPUF,该实施例基于如下事实当SRAM单元(cell)被启动时，由于晶体管的阈电压差异(其转而是由掺杂差异导致的)，该SRAM单元以随机状态启动。当这被执行多次时，每一单元将在大多数情况下以相同的状态启动。事实上，本发明可以用于任何类型的基于反馈环(feedbackloop)的存储器元件，其中，所使用的晶体管经历NBTI并且易受生产参数影响，从而显示出所描述的启动行为。在本申请中，任何显示出所描述的启动行为的存储器元件都被称为问题存储器元件(challengeablememoryelement)，或者简称为存储器元件。这样的存储器单元的实施例不仅包括前面提及的SRAM存储器单元，而且还包括基于交叉耦合锁存器(cross-coupledlatch)的其他存储器单元——例如欧洲专利申请EP07114732.6中描述的蝶形PUF，以及像触发器(flip-flop)那样的存储器元件。参考附图的图1，一个SRAM单元包括两个交叉耦合的反相器(inverter)1、2，它们具有经由另外两个晶体管(未示出)的外部连接。反相器1、2中的每一个都包括两个晶体管，其中一个晶体管是P-MOS晶体管，另一个是n-MOS晶体管。如本领域普通技术人员公知的，为了使P-MOS晶体管进入导通状态，施加至该晶体管的栅-源电压必须小于该晶体管的阈电压VT。因此，对于一个p-MOS晶体管，当施加至栅极的电压小于阈电压时，该晶体管进入导通状态。与此相反，对于一个n-MOS晶体管，当施加至栅极的电压小于阈电压时，该η-MOS晶体管用作电阻器(resistor)；而当施加至栅极的电压大于阈电压时，该n-MOS晶体管进入导通状态。阈电压Vt的值主要由晶体管中存在的掺杂材料的量决定，并且，由于掺杂材料的量在生产过程中不是恒定的，多个晶体管——即使它们在同一工厂生产即使它们属于同一批次——将具有一系列不同的阈电压。因此，这就意味着，被要求施加至晶体管以使其进入导通(或者电阻器)状态的栅-源电压也将不同。因此，不仅特定组的SRAM单元的启动值很有可能是每次相同的，而且不同SRAM单元的启动值很有可能是不同的。因此，一组SRAM单元的启动单元响应可以被认为是一种PUF。然而，实际上，可能出现的主要问题是非对称老化(asymmetricalageing)，由于一种被称为负偏压温度不稳定性(NBTI)的现象，所述非对称老化主要影响SRAM单元中的P型MOSFET晶体管。NBTI在pMOS晶体管中的负偏压状况(Vgs=-Vdd)下造成了界面陷阱(interfacetrap)的生成，由此造成该pMOS晶体管的阈电压减小。结果，受影响SRAM单元的优先启动行为(preferentialstart-upbehaviour)可以随时间而改变，从而不利地(adversely)影响所述SRAM单元的PUF响应的可靠性。pMOS器件的由NBTI导致的这种退化(degradation)被称为预烧。如前面所述，一些易于老化和具有类PUF性质(PUF-likeproperty)的其他存储器元件是上面提及的蝶形BUF和触发器，以及所有其他基于交叉耦合触发器或锁存器的存储器元件。S.V.Kumar,Ch.H.Kim,S.S.Sapatnekar,“ImpactonSRAMReadStabilityandDesignforReliability",Proceedingsofthe7thInternationalSymposiumonQualityElectronicDesign,pp210_218，2006描述了一种通过周期性地翻转(flip)SRAM单元中的数据内容来恢复该单元的静态噪声容限(StaticNoiseMargin)的方法。但是，该过程的工作基础是该单元被长时间上电，从而，如果该技术以软件实施，则会有时间天花板(timeoverhead)使得对于大的存储器阵列不可行；然而，如果该技术以硬件实施，则会明显有显著的成本和尺寸天花板。该技术使得一个SRAM单元中的两个pMOS晶体管更对称地老化，但是对于保持(preserve)SRAM单元的启动行为则是不理想的。
发明内容本发明的一个目的是提供一种减小负偏压温度不稳定性对在集成电路中用作PUF响应的存储器元件启动行为的影响的方法。根据本发明，提供了一种如权利要求1中所要求保护的方法。通过该方法，在存储器元件的p-MOS晶体管的性能发生显著的暂时退化之前，由于启动过程而施加至存储器元件的负偏压被减小。通过将反相响应模式(inverseresponsepattern)保存在该存储器中，尽管该器件仍将有一些退化——因为仍将有一定的负偏压被施加至该存储器元件的P-MOS晶体管，但是这样的退化(或者“预烧”)是以使该存储器元件的启动值稳定的方式实现的，从而有效地改进了该存储器元件的启动行为。在本发明的一个示例性实施方案中，对于每一启动过程，所述数据模式可以是在这一启动过程中生成的响应模式的反相(inverse)。优选地，用密钥(key)对注册(enrolment)响应数据进行加密。用来加密该注册数据的密钥可以被隐藏在该器件上，或者，在FPGA的情况下，隐藏在FPGA配置比特流中。然而，在一个更优选的实施方案中，该数据模式是在注册阶段获得的响应模式的反相。已经确定与使用各启动阶段的响应模式的反相相比，使用在注册阶段获得的响应模式的反相能实现更好的抗预烧效果。在这种情况下，注册阶段优选地由生产者在生产时执行，或者由一个受信任的第三方在稍后的时间执行。在一个优选的应用中，该器件可以包括一个现场可编程门阵列(FPGA)，在这种情况下，该存储器元件包括SRAM存储器单元，并且该数据模式——其优选地是在注册阶段确定的响应模式或者是用以重构该响应模式的助手数据(helperdata)——有益地被存储(以受保护方式(protectedway)，例如加密或者以助手数据形式)在外部存储器中、在将要运行在该芯片上的配置比特流或程序的旁边(或者打补丁到该比特流中)，所述外部存储器可以是设置在与该FPGA所位于的同一印刷电路板上的非易失性存储器。也根据本发明，提供了一种用于实施根据权利要求1的方法的电子器件。在一个示例性实施方案中，该电子构件可以包括一个FPGA，其包括一个SRAM单元阵列，并且该存储装置可以包括一个被纳入该器件之内或者与该器件相邻的非易失性存储器。然而，替代地，该构件可以包括一个ASIC——其板上带有SRAM存储器单元作为存储器元件以及非易失性存储器，或者一个具有相同性质的智能卡。在本发明的又一实施方案中——其中该存储器是FPGA的一部分——提供了一种用于如上面所限定的电子构件的电子存储器件，在该电子存储器件上存储了一种数据模式，该数据模式至少应用于这样的存储器元件——该存储器元件中含有启动值的第一响应模式，其中，该数据模式优选地是在注册阶段确定的响应的反相。进一步，提供了一种计算机程序产品，其包括处理器可执行指令(processor-executableinstructions)，该指令当被加载并运行在所述处理器上时，实施根据权利要求1的方法。更进一步，提供了一种计算机程序产品，其包括配置数据，优选地以比特流形式，该比特流当被加载到可配置电子电路中时，配置该电子电路以执行根据权利要求1的方法。为避免疑问，注册阶段可以是任何这样的启动过程在该启动过程中测量针对器件的响应，且从该启动过程中第一次提取密钥或者“标识符”(“第一次”被解释成相对的，即一期(asessionof)注册和认证中的第一次)。响应模式是在注册阶段或者验证阶段由于启动过程而从存储器元件读出的数据。可能的是使用该器件中的所有存储器元件来生成该标识符，随后生成用于在验证阶段使用的响应模式。然而，由于第一响应模式需要被写回至以此方式使用的所有单元，且期望以这种方式使用的元件的量最小化，所以优选的是为此目的仅使用存储器元件的一个子集。因此，应理解，改变所选的存储器元件子集(在注册阶段从其中读出启动数据)即可改变器件的标识符；并且/或者，通过分别使用两个或更多个存储器元件子集来生成两个或更多个标识符，可以为器件定义多于一个的标识符。通过参照这里描述的实施方案，将显明并阐明本发明的这些和其他方面。现在将仅通过实施例的方式并且参考附图来描速本发明的实施方案，在附图中图1是一个SRAM单元的局部示意图；图2是示出了根据本发明的一个示例性实施方案的启动过程的主要步骤的示意流程图；和图3以图表形式示出了注册测量的启动值与通过针对本发明一个示例性实施方案的试验获得的在稍后时间的测量值之间的汉明距离(Hammingdistance)。示出了三种情况“新启动值(freshstart-upvalue)”指的是在每次启动测量后，最新近的启动值被保存在存储器中；“反相的新启动值”指的是在测量所述启动值之后，这些值的反相被写回至所述SRAM存储器单元；“反相的黄金启动值”指的是在每次启动测量后，在注册阶段测得的启动值的反相被写回。具体实施例方式为了完整性，回溯至附图的图1，SRAM单元包括两个交叉耦合的反相器1、2，它们具有经由另外两个晶体管(未示出)的外部连接。反相器1、2中的每一个都包括两个晶体管，其中一个晶体管是P-MOS晶体管，另一个是n-MOS晶体管。如本领域普通技术人员公知的，为了使P-MOS晶体管进入导通状态，施加至该晶体管的栅-源电压必须小于该晶体管的阈电压Vt。因此，对于一个p-MOS晶体管，当施加至栅极的电压小于阈电压时，该晶体管进入导通状态。与此相反，对于一个n-MOS晶体管，当施加至栅极的电压小于阈电压时，该n-MOS晶体管用作电阻器；而当施加至栅极的电压大于阈电压时，该n-MOS晶体管进入导通状态。如果该SRAM上的供应电压(supplyvoltage)是零，则该SRAM单元的这两个pMOS晶体管都处于导通状态，而这两个nMOS晶体管都处于非导通状态。随着该SRAM单元上的电压开始增大(在启动时)，这两个PMOS晶体管的栅极上的电压相应地开始减小。假定，例如，Vit<V2T。在这种情况下，该SRAM单元上的上升电压将首先影响PMOS1，稍后(随着该SRAM单元上的电压继续上升)影响pM0S2。结果，PMOS1首先进入非导通状态，以使反相器1的输出是低的且反相器2的输出是高的，并且该SRAM单元包含“0”。另一方面，如果V2t<Vit，则该SRAM单元将在启动时包含“1”。因此，SRAM单元的启动行为依赖于各SRAM单元的这对阈电压Vit和V2t之间的关系，且由于上面提及的掺杂浓度，这些关系在单元阵列上将基本随机分布。这一事实，还有一个SRAM单元阵列在多个启动事件中的响应每次很有可能相同这一事实，导致了将每个SRAM阵列的响应模式用作一个PUF。然而，实际上，可能出现的主要问题是非对称老化，由于一种被称为负偏压温度不稳定性(NBTI)的现象，所述非对称老化主要影响SRAM单元中的ρ型MOSFET晶体管。NBTI在pMOS晶体管中的升高的温度下的负偏压状况(Vgs=-Vdd)下造成了界面陷阱的生成，由此造成该PMOS晶体管的阈电压减小。结果，受影响SRAM单元的优先启动行为可以随时间而改变，从而不利地影响该FPGA的PUF响应的可靠性。pMOS器件的由NBTI导致的这种退化被称为预烧。考虑SRAM单元的优先启动状态是“1”这一情况(即，据上面给出的实施例，V2t<Vit)。如果随后写入的配置数据的值也是“1”，换言之，如果值“1，，被保存在该存储器中一段较长时间(超过启动)，则在反相器1的PMOS晶体管上将存在一个负偏压(S卩，Vlgs=-Vdd)。如前面解释的，NBTI将造成Vit随时间而减小。因此，在某一点，Vit将减小至V2t>Vito这意味着，该SRAM单元的启动行为将从优先启动行为改变，以使当它被启动时将包含“0”而不是“1”。另一方面，当“0”被写入该SRAM单元后，反相器2的pMOS晶体管上将存在一个负偏压(即，V2gs=-Vdd)。因此，在这种情况下，NBTI将造成V2t减小，从而Vit和V21之间的差将进一步增大，以使该SRAM单元的优先零启动状态将变得更显著。根据本发明，建议在测量初始响应模式之后将响应模式的反相写入SRAM单元阵列，以减轻NBTI对SRAM单元的优先启动状态的影响。一个示出了根据本发明的完整启动过程的主要步骤的流程图被提供在附图的图2中。NBTI是一个相当慢的机制，且已有记载，只有在负偏压已经连续被施加达IO5秒(约为1.16天)时，静态噪声容限(SNM)的退化量才是显著的。因此，如果这些单元的内容在启动之后不久被翻转(可以假定为至少一天一次)，则该PMOS晶体管的性能的大部分——如果不是全部——可以被保持。在本发明的一个示例性实施方案中，在启动后施加至SRAM单元阵列的“对策”可以包括在该特定启动过程中确定的响应模式的反相。在这种情况下，所确定的响应模式将被写入该FPGA的非易失性存储器，反相功能被施加至该FPGA的非易失性存储器，从而随后创建的反相响应模式被施加为对该SRAM阵列的输入。然而，在一个替代的、更加优选的实施方案中，在启动后施加至SRAM单元阵列的“对策”(即，“第二响应模式”)包括在注册阶段(由生产者在生产时或者由受信任的第三方在稍后的时间执行)确定的响应模式的反相。不仅这降低了要求执行的处理量(因为原始响应模式的反相可以在注册阶段被生成并在该FPGA的非易失性存储器的整个寿命中被存储在该FPGA的非易失性存储器中，而非必须为每一启动过程提供实现反相功能的手段)，而且发明人已经确定这改进了PUF的可靠性，如附图的图3中以图表示出的，其中反相的“黄金启动”值指的是，在注册阶段测得的响应模式的反相，该值在该器件的非易失性存储器的老化过程中被存储在该器件的非易失性存储器中。应理解，尽管已经在上文具体针对FPGA描述了本发明，但本发明可以同等地应用至构建有验证内在标识符(verificationintrinsicidentifiers)和安全密钥(securekeys)的其他类型的集成电路(例如，DSP微控制器、ASIC、智能卡IC等)。也应注意，上面提及的实施方案解释而非限制本发明，并且本领域普通技术人员在不违背由附随的权利要求限定的本发明范围的前提下，将能够设计许多替代实施方案。在权利要求中，任何放置在括号中的参考符号不应被解释为限制权利要求。词语“包括”及类似物不排除存在权利要求或整个说明书中列举之外的元件或步骤。元件的单数形式不排除指代复数个该元件，反之亦然。本发明可以被实施为包括若干分立元件的硬件，并且可以被实施为一种被适当编程的计算机。在一个列举了若干装置的产品权利要求中，这些装置中的若干可以被实现为同一个硬件。仅凭特定措施被记载在互不相同的独立权利要求中这一事实，并不表明这些措施的组合不能被利用。权利要求一种用于减轻预烧作用以及使得能够针对包括多个问题存储器元件的器件执行启动程序的方法，其中，所述存储器元件能够一旦启动就生成有用于识别的启动值响应模式，因为该响应模式依赖于所述存储器元件的物理性质，所述方法包括如下步骤在所述存储器元件启动之后，向所述存储器元件写入这样的数据模式，该数据模式是之前从相应存储器元件读出的响应模式的反相。2.根据权利要求1的方法，其中，对于每一启动过程，被写入的数据模式是由这一启动过程产生的响应模式的反相。3.根据权利要求1的方法，其中，被写入的数据模式是固定的，且是在注册阶段产生的响应模式的反相。4.根据权利要求3的方法，其中，在注册阶段确定的响应被存储在非易失性存储器中，所述非易失性存储器可以被纳入所述器件自身中。5.根据权利要求3的方法，其中，所述响应以受保护形式被存储。6.一种被布置以实施根据权利要求1的方法的电子器件。7.一种计算机程序产品，其包括处理器可执行指令，所述处理器可执行指令当被加载并运行在处理器上时，被安排以实施根据权利要求1的方法。8.一种计算机程序产品，其包括配置数据，优选地以比特流形式，所述比特流当被加载到可配置电子电路中时，配置待被布置的电子电路以执行根据权利要求1的方法。全文摘要一种用于减轻预烧作用以及使得能够针对包括多个问题存储器元件的器件执行启动程序的方法，其中，所存储器元件能够一旦启动就生成有用于识别的启动值响应模式，因为该响应模式依赖于所述存储器元件的物理性质，所述方法包括如下步骤在所述存储器启动之后，向所述存储器元件写入这样的数据模式，该数据模式是之前从该存储器元件读出的响应模式的反相。因此，可以减轻由NBTI导致的PMOS晶体管退化。文档编号G11C11/412GK101981540SQ200980109768公开日2011年2月23日申请日期2009年4月16日优先权日2008年4月17日发明者A·C·克鲁瑟曼,G·J·施里恩,P·T·图易尔斯申请人:本质Id有限责任公司;Nxp股份有限公司