保险丝电路、系统和方法

专利名称：保险丝电路、系统和方法
技术领域：
本发明是关于一种电路保护系统，尤其是关于一种保险丝电路、系统和方法。
背景技术：
保险丝电路可用于多种半导体应用，例如，存储器设备或可编程逻辑设备。在应用 中，用于数据存储的存储器设备可包括保险丝电路。

图1所示为传统保险丝电路100的方 框图。在图1中，晶体管104(例如，P沟道金属氧化物半导体场效应(PMOS)晶体管)耦 合于保险丝102的一端，用于响应于修调信号为保险丝102提供熔断电流IB。通常将修调 信号经由反相器110和112发送至晶体管104的栅极。晶体管104的源极连接至电源，用于 为晶体管104提供输入电压VDD。保险丝102的另一端连接至地。晶体管106(例如，PMOS 晶体管)耦合于保险丝102，用于为保险丝102提供读电流IK(IK < Ib)。将偏置电压VB提 供至晶体管106的栅极。将电源连接至晶体管106的源极，从而为晶体管106提供输入电 压VDD。此外，反相器108耦合于保险丝102，用于检测保险丝102上的压降，并根据该压降 输出信号。保险丝102具有完整状态和熔断状态。如果保险丝102已被熔断，保险丝102的 电阻值将会相对较高(例如，100千欧)；否则，保险丝102的电阻值将会相对较低(例如， 100欧)。即保险丝102可呈现出高阻态或短路状态。一旦发送修调信号至晶体管104，晶 体管104将被导通，从而使熔断电路Ib流经保险丝102，进而将保险丝102熔断。为了检测 保险丝102是处于熔断状态还是完整状态，晶体管106提供读电流Ik流经保险丝102。反 相器108根据保险丝102上的压降产生表示保险丝102当前状态的信号。如果保险丝102 上的压降低于预设值VTHK(例如，IV)，即可确认保险丝102处于完整状态，此时反相器108将 在输出端提供一个逻辑高信号；如果保险丝102上的压降高于预设值VTHK，即可确认保险丝 102处于熔断状态，此时反相器108将在输出端提供一个逻辑低信号。然而，流经保险丝102的静电放电电流可能导致保险丝102过热甚至熔断。当出 现静电放电现象时，处于不同电位的两点之间突然产生流经该两点的瞬时电流，即为静电 充电电流。静电放电现象可由静态电流产生。当两种材质互相摩擦时，可产生静态电流，例 如，当两种保险丝电路发生摩擦时，即可出现磨擦生电，从而导致保险丝两端的电位不同。 由此，产生静态放电电流流经保险丝。这样，保险丝有可能被永久损坏，从而导致探测到错 误的保险丝状态。此外，系统退化、周围温度的变化、供电电压的变化或者保险丝的老化会导致保险 丝102的电阻值发生变化。例如，熔断的保险丝的阻值有可能逐步减小，从而导致保险丝上 的压降可能低于预设值Vthk，进一步导致在输出端输出逻辑高信号。由此，针对保险丝电路 的不一致探测结果将导致误差，并降低系统的鲁棒性。

发明内容
本发明要解决的技术问题在于提供一种保险丝电路、系统提及方法，用于熔断保 险丝，同时其能够探测保险丝的状态，并对保险丝进行保护，从而提高保险丝应用电路的准 确性和可靠性。为解决上述技术问题，本发明提供了一种保险丝电路，其包括保险丝，具有完整 状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一 晶体管，耦合于电源和所述保险丝之间；以及第二晶体管，与所述第一晶体管互为互补晶体 管，其中所述第二晶体管耦合于所述保险丝和地之间；其中导通所述第一晶体管和所述第 二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体 管减少流经所述保险丝的静态放电电流。本发明还提供了一种包括多个保险丝电路的电子系统，其包括多个并联耦合的 保险丝电路，每个所述保险丝电路至少包括保险丝，具有完整状态和熔断状态，其中当熔 断电流流经所述保险丝后，所述保险丝处于所述熔断状态；以及第一晶体管，耦合于所述保 险丝和地之间；耦合于电源和所述保险丝电路之间的第二晶体管，用于使所述熔断电流流 经每个所述保险丝电路中的所述保险丝，其中所述第二晶体管和所述第一晶体管为互补晶 体管，通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静电放电电流；以及 耦合于所述保险丝电路和所述第二晶体管的主控制器，用于控制所述保险丝电路和所述第 二晶体管。本发明还提供了一种应用于保险丝电路的方法，至少包括下列步骤导通互补的 第一晶体管和第二晶体管；使熔断电流流经串联耦合于所述第一晶体管和所述第二晶体管 之间的保险丝；根据所述熔断电流，熔断所述保险丝；以及关断所述第一晶体管和所述第 二晶体管，从而减少流经所述保险丝的静态放电电流。与现有技术相比，本发明提供了一种保险丝电路、系统和方法，通过将保险丝串行 耦合于两个互补晶体管之间，从而减小或阻断非期望的静电放电电流。此外，通过在不同环 境下调整流经保险丝的读电流，从而可以相对精确地探测保险丝的状态。
以下结合附图和具体实施例对本发明的技术方案进行详细的描述，以使本发明的 特征和优点更为明显。其中图1所示为现有技术的传统保险丝电路的结构框图；图2所示为根据本发明的一个实施例的保险丝电路的结构框图；图3所示为根据本发明的另一个实施例的一个保险丝电路的结构框图；图4所示为根据本发明的一个实施例的保险丝电路的示意图；图5所示为根据本发明的一个实施例的一种包括多个保险丝电路的电路的结构框 图；图6所示为根据本发明的一个实施例的包括多个保险丝电路的用于保存数据的 固件的结构框图；图7所示为根据本发明的一个实施例的由保险丝电路所实施的方法流程图。
具体实施例方式以下将对本发明的实施例给出详细的说明。虽然本发明将结合实施例进行阐述， 但应理解为这并非意指将本发明限定于这些实施例。相反，本发明旨在涵盖由后附权利要 求项所界定的本发明精神和范围内所定义的各种可选项、可修改项和等同项。此外，在以下对本发明的详细描述中，为了提供针对本发明的完全的理解，阐明了 大量的具体细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。 在另外的一些实例中，对于大家熟知的方案、流程、元件和电路未作详细描述，以便于凸显 本发明之主旨。本发明提供了一种保险丝电路，用于将保险丝熔断，并探测保险丝的状态。有利的 是，通过将保险丝串联耦合于两个互补晶体管之间，从而减小或阻断非期望的静电放电电流。此外，耦合于保险丝的探测电路为保险丝提供一种可调的读电流，并根据保险丝 上的压降探测保险丝的状态。有利的是，通过在不同环境下调整该读电流，可以相对精确地 探测保险丝的状态。图2所示为根据本发明的一个实施例的保险丝电路200的结构框图。保险丝电路 200可以用于很多应用中。例如，保险丝电路200可作为修调电路，基于保险丝电路中保险 丝的阻值提供不同状态的信号(例如，数字信号)。保险丝的阻值可基于流经保险丝的电流 发生相应变化。然而，本发明并非仅限于此，该保险丝电路还可广泛应用于其他应用中。保险丝电路200包括保险丝202，其具有完整状态和熔断状态。在完整状态下，保 险丝202的阻值小于第一预设值(例如，100欧)。在一个实施例中，将保险丝熔断表示使 电流流经保险丝直至该保险丝熔化断裂。通过使熔断电流IB(例如，100毫安)流经保险丝 202，从而熔断保险丝202。在熔断状态下，保险丝202的阻值大于第二预设值(例如，1兆 欧)。在一个实施例中，晶体管204 (例如，PMOS晶体管)耦合于保险丝202 —端，用于 导通流经保险丝202的熔断电流IB。输入电源耦合于晶体管204的源极，用于为晶体管204 提供输入电压VDD。控制器212耦合于晶体管204的栅极，用于控制晶体管204。此外，晶体管210 (例如，NMOS晶体管)耦合于保险丝202的另一端。在一个实施 例中，晶体管210和晶体管204是互补晶体管。互补晶体管204和210为具有互为反相的 导通状态的晶体管(例如，PMOS晶体管和NMOS晶体管，或PNP晶体管和NPN晶体管)。然 而，晶体管204和210的尺寸不一定相同。晶体管210的源极耦合于地。控制器212耦合 于晶体管210的栅极，从而控制晶体管210。此外，二极管220耦合于输入电压VDD和地之 间，用于当静电放电现象发生时导通电流从负极(地)流向正极(输入电压VDD)。在一个实施例中，控制器212响应于多个控制信号将晶体管204和210导通和关 断，所述控制信号可包括修调信号。为了熔断保险丝202，可以产生一个修调信号至控制器 212。响应于该修调信号，控制器212导通晶体管204和晶体管210，从而使熔断电流Ib流 经保险丝202。当没有产生修调信号时，控制器212将晶体管204和210关断。保险丝电路200还包括耦合于保险丝202的探测电路214，用于探测保险丝202的 状态并产生一个指示保险丝202的状态的探测信号FUSE_STA。在一个实施例中，探测电路 214包括电流源206和探测单元208。电流源206耦合于保险丝202，用于将读电流Ik(例如，ΙμΑ)提供至保险丝202。在一个实施例中，读电流Ik远远小于熔断电流ΙΒ。探测单元 208探测保险丝202上的压降，并根据该压降输出探测信号FUSE_STA。在一个实施例中，控制信号还包括读信号。为了探测保险丝202的状态并输出探 测信号FUSE_STA，可以发送一个读信号至控制器212。响应于该读信号，控制器212将晶体 管210导通，从而使读电流Ik流经保险丝202。晶体管204保持关断。当没有读信号时，控 制器212将晶体管210关断。一旦将输入电压VDD提供至保险丝电路200，保险丝电路200即开始工作。在没 有任何信号发送至控制器212的情况下，控制器212将晶体管204和210关断。在一个实 施例中，在不同的时间帧可以将不同的控制信号(例如，修调信号和读信号)发送至控制器 212。如果将修调信号发送至控制器212，控制器212将晶体管204和210导通，从而使熔断 电流Ib流经保险丝202。由此，保险丝202即可被熔断电流Ib熔断。当晶体管204和210 导通时，读电流Ik也将流经保险丝202。然而，由于读电流Ik远远小于熔断电流IB，读电流 Ie可被忽略不计。当修调信号无效后，控制器212将晶体管204和210关断。如果将读信号发送至控制器212，控制器212将晶体管210导通，从而使读电流Ik 流经保险丝202。此时晶体管204关断。由于当晶体管210导通时，晶体管210上的压降相 对较小，由探测单元208所探测的在端点VA处的压降将近似等于电阻丝202上的压降。如 果读信号无效，控制器212将晶体管210关断。在一个实施例中，探测单元208将保险丝202上的压降与预设值Vthk (例如，IV)相 比较，并根据比较结果产生探测信号FUSE_STA。如果该压降高于预设值Vthk，探测单元208 产生处于第一状态(例如，逻辑低)的探测信号FUSE_STA。如果该压降低于预设值VTHK，探 测单元208产生处于第二状态(例如，逻辑高)的探测信号FUSE_STA。由此，如果保险丝202已被熔断，由于保险丝202的阻值大于1兆欧，保险丝202 上的压降将高于预设值Vwro因此，探测单元208产生处于第一状态的探测信号FUSE_STA。 如果保险丝202是完整的，由于保险丝202的阻值小于100欧，保险丝202上的压降将小于 预设值VraK。因此，探测单元208产生处于第二状态的探测信号FUSE_STA。在本发明的内容说明中，相关的术语，例如“高”和“低”，将不排除在不超出本发明 的思想和范围的可替代实施例中应用相反的极性或信号电平等惯用语。在一个实施例中，如果输入电压VDD无效，晶体管204的源极和栅极处的电位与晶 体管210的源极和栅极处的电位将几乎相同。如果发生静电放电现象，晶体管204的源极 处的电位将与晶体管210的源极处的电位不同。静电放电现象将导致某一点(例如，晶体 管204的源极)的电位发生变化，同时在另一点(例如，晶体管210的源极)的电位仍保持 不变。如果晶体管204的源极电位高于晶体管210的源极电位，例如，当晶体管204的源 极电位升高时，晶体管204的源极和栅极间的压差有可能高于晶体管204的源-栅阈值电 压。然而，由于晶体管210与晶体管204为互补晶体管，晶体管210的源极和栅极电位将大 致相同。由此，晶体管210仍然保持关断状态，从而阻止静态放电电流流经保险丝202。当晶体管210的源极电位减小时，晶体管210的栅极和源极间的压差将高于晶体 管210的栅-源阈值电压。然而，由于晶体管204与晶体管210为互补晶体管，晶体管204 的源极和栅极的电位将大致相同。由此，晶体管204仍然保持关断状态，从而阻止静态放电电流流经保险丝202。如果晶体管204的源极电位低于晶体管210的源极电位，晶体管204和210将全 部关断，此时，将导通静电放电电流流经二极管220。有利的是，晶体管204和210为互补的晶体管，将分别耦合于输入电压VDD和保险 丝202之间，以及保险丝202和地之间，当静态放电现象发生时，阻止静态放电电流流经流 经保险丝202。由此，当静态放电现象发生时，保护保险丝202以防止被意外熔断，从而提高 保险丝电路的稳定性。图3所示为根据本发明的另一个实施例的保险丝电路300的结构框图。与图2中 标记相同的元件具有相似的功能。在保险丝电路300中，探测电路314包括耦合于保险丝202的电流源306，用于提 供第一读电流Iki (例如，ι μ Α)至保险丝202，以及耦合于保险丝202的电流源302，用于提 供第二读电流Ik2 (例如，0.5 μ A)至保险丝202。在一个实施例中，第一读电流Iki和第二读 电流Ik2都远远小于熔断电流ΙΒ。开关304串联耦合于第二电流源302，并由控制器212控 制。控制器212响应于多个控制信号以控制晶体管204，晶体管210和开关304。在一 个实施例中，控制信号包括修调信号，第一读信号和第二读信号。探测电路314还包括探测 单元208，用以探测保险丝202上的压降，并根据该压降输出表示保险丝202当前状态的探 测信号FUSE_STA。当将输入电压VDD提供至保险丝电路300时，保险丝电路300开始工作。在工作 过程中，通过产生一个修调信号至控制器212，控制器212导通晶体管204和210，从而使熔 断电流Ib流经保险丝202。之后保险丝202被熔断。当修调信号无效时，控制器210将关 断晶体管204和210。此外，通过产生第一读信号至控制器212，控制器212导通晶体管210，从而使第一 读电流Iki流经保险丝202。此时晶体管204处于关断状态。因此，探测单元208根据保险 丝202上的压降探测保险丝202的状态。当该第一读信号无效时，控制器212将关断晶体管 210。类似地，通过产生第二读信号至控制器212，控制器212导通晶体管210和开关304， 从而使第一读电流和第二读电流一并流经保险丝202。此时晶体管204处于关断状态。因 此，探测单元208根据保险丝202上的压降探测保险丝202的状态。当该第二读信号无效 时，控制器212关断晶体管210和开关304。有利的是，可以根据不同的情况调节用于探测保险丝202当前状态的流经保险 丝202的读电流。在修调之后，保险丝电路300进入一种自动测试设备(Automatic Test Equipment, ATE)的测试阶段。在ATE测试阶段，采用自动测试设备(例如，用于测试印刷 电路板、集成电路，或者其他电子组件或模块的自动设备)测试保险丝202的状态。ATE测 试用于检测在修调之后保险丝202是否熔断。在一个实施例中，自动测试设备产生第一读 电流至控制器212，用以检测保险丝202是否被熔断。如果探测单元208输出的探测信号 FUSE_STA表示保险丝202仍然保持完整状态，将再次产生一个修调信号至控制器212，用以 熔断保险丝202。当通过ATE测试之后，保险丝电路300将进入应用阶段。例如，可将保险 丝电路300集成入芯片中，并应用于多种应用中。在应用阶段，由于系统退化、周围温度变化、输入电压的变化或保险丝老化，熔断保险丝202的阻值将会缓慢减小。有利的是，在应用阶段，通过产生第二读电流，从而探测 保险丝202的状态。响应于该第二读电流，控制器212导通晶体管210和开关304，从而 使第一读电流Iki和第二读电流Ik2 —并流经保险丝202。由于保险丝202上的压降等于 (IE1+IE2) *Rf (Rf表示保险丝202的阻值)，第二读电流IR2提供一个附加读电流差额，从而抵 消保险丝202的阻值下降所产生的影响。因此，避免由于保险丝202的阻值下降导致错误 的探测结果。图4所示为根据本发明的又一个实施例的保险丝电路400的示意图。与图2中标 记相同的元件具有相似的功能。在图4中，栅极和源极连接至一起的晶体管402、406和422组成两个电流源。将 输入电压VDD提供至晶体管402、406和442的源极。在一个实施例中，晶体管402、406和 442互为匹配或相同。因此，晶体管402、404和442的源-栅电压大体上相同。此外，晶体 管442的栅极和漏极连接至一起。晶体管406提供第一读电流Iki (例如，1 μ Α)至保险丝202。晶体管402提供第二 读电流IK2(例如，0.5μΑ)至保险丝202。在一个实施例中，第一读电流Iki和第二读电流 Ie2远远小于熔断电流ΙΒ。此外，开关404耦合于晶体管402，并由控制器212控制。类似于图3中的保险丝电路300，如果控制器212响应于第一读信号将晶体管210 导通，使第一读电流Iki流经保险丝202，从而探测保险丝202是否被熔断或仍然完整。如 果控制器212响应于第二读信号将晶体管210和开关404导通，使第一读电流Iki和第二读 电流Ik2 —并流经保险丝202。第二读电流Ik2提供一个附加读电流差额，从而抵消保险丝 202的阻值下降所产生的影响。此外，耦合于晶体管442的漏极和地之间的晶体管440用于减小或消除瞬时电流。 瞬时电流是当没有信号作用于控制器212时存在的流入保险丝电路的冲击电流。当第一读 信号或第二读信号输入至保险丝电路400时，将偏置电压VBl提供至晶体管440的栅极。如 果没有任何读信号输入至保险丝电路400，将晶体管440的栅极连接至地，从而关断晶体管 440。由此，减少或消除瞬时电流。保险丝电路400还包括探测单元408，用于探测保险丝202的状态，并产生指示保 险丝202当前状态的探测信号FUSE_STA。在探测单元408中，晶体管412的栅极和源极分 别与保险丝202的两端相耦合。作为有功负载的晶体管410耦合于晶体管412和输入电压 VDD之间。将偏置电压VB2提供至晶体管410的栅极。当第一读电流Iki或第一和第二读 电流Iki和Ik2 —并流经保险丝202时，如果保险丝202已被熔断，保险丝202上的压降将高 于晶体管412的源-栅阈值电压。由此，晶体管412导通。由于晶体管210也导通，晶体管 210和412上的压降相对较小。因此，晶体管412的漏极电压相对较小。如果保险丝202仍 然完整，保险丝202上的压降低于晶体管412的源-栅阈值电压。由此，晶体管412关断， 且晶体管412的漏极电压相对较高。耦合于晶体管412的漏极的探测逻辑420用于根据晶体管412的漏极电压产生逻 辑信号。在一个实施例中，如果晶体管412的漏极电压低于参考值，探测逻辑420产生一个 逻辑高信号。当晶体管412的漏极电压高于参考值时，探测逻辑420产生一个逻辑低信号。耦合于探测逻辑420的寄存器(例如，RS寄存器422)用于在S端接受逻辑信号。 采用逻辑信号使RS寄存器422翻转，并在Q端输出探测信号FUSE_STA。探测信号FUSE_STA锁存至RS寄存器422直到下一个逻辑信号来临时将RS寄存器翻转。在必要情况下，通过 将重置信号输入RS寄存器422的R端，从而重置RS寄存器422。当控制器212响应于第一读信号将晶体管210导通，从而使第一读电流Iki流经保 险丝202，或响应于第二读信号将晶体管210和开关404导通，从而使第一读电流Iki和第二 读电流Ik2 —并流经保险丝202时，控制器212还产生使能信号SQN，用以启动探测逻辑420。 响应于使能信号Sw，探测逻辑420探测晶体管412的漏极电压，并根据所探测的漏极电压 产生逻辑信号至RS寄存器422。如果保险丝202已被熔断，晶体管412的漏极电压低于参考值。探测逻辑420产生 一个逻辑高信号至RS寄存器422的S端。响应于该逻辑高信号，RS寄存器422翻转，从而 输出处于第一状态的探测信号FUSE_STA。如果保险丝202仍然完整，晶体管412的漏极电 压高于参考值。探测逻辑420产生逻辑低信号至RS寄存器422的S端。响应于该逻辑低 信号，RS寄存器422翻转，从而输出处于第二状态的探测信号FUSE_STA。在一个实施例中， 当保险丝202熔断时，设置探测信号FUSE_STA为逻辑高信号，当保险丝202保持完整时，设 置探测信号FUSE_STA为逻辑低信号。一旦第一读信号或第二读信号无效时，控制器212通过停止发送信号Sffl，从而屏 蔽探测逻辑420的功能。探测信号FUSE_STA将锁存入RS寄存器422中。图5所示为根据本发明的一个实施例的包括多个保险丝电路的电路500的结构框 图。与图2，3，4中标记相同的元件具有相似的功能。在一个实施例中，电路500(例如，集成电路)包括多个保险丝电路，通过选择性熔 断多个保险丝电路中的部分保险丝，并根据相应保险丝的状态产生信号，从而提供多个处 于不同状态的信号(例如，逻辑高和/或逻辑低信号)。电路500包括多个并联耦合的保险丝电路，例如，保险丝电路502_1至502_N。在 一个实施例中，保险丝电路502_1至502_N具有与图3所示的保险丝电路300相类似的结 构。在保险丝电路502_1中，晶体管210(例如，NMOS晶体管)与保险丝202串联耦合，以 阻止非期望电流(例如，静电放电电流)流经保险丝202。电流源306和电流源302耦合于 保险丝202，从而分别向保险丝202提供第一读电流Iki和第二读电流Ik2。开关304耦合于 电流源302和保险丝202之间。探测单元408耦合于保险丝202，以探测保险丝202是否处 于熔断状态或是完整状态，并产生指示保险丝202当前状态的探测信号FUSE_STA。耦合于 晶体管210、开关304和探测单元408的控制器212用于根据多个控制信号控制晶体管210 和开关304。在一个实施例中，控制信号包括修调信号、第一读信号和第二读信号。电路500还包括晶体管506 (例如，PMOS晶体管)，通过与保险丝电路502_1至502_ N串联耦合，从而将熔断电流提供至保险丝电路502_1至502_N中的保险丝。将输入电压 VDD提供至晶体管506的源极。电路500还包括主控制器504，用于控制晶体管506，并根据 多个输入信号产生控制信号至保险丝电路502_1至502_N中的控制器。在一个实施例中，当第一输入信号(修调使能信号)输入主控制器504时，同时输 入一组比特序列信号至主控制器504。响应于第一输入信号，主控制器504基于比特序列信 号判断哪些保险丝需要被熔断。例如，假设电路500包括10个保险丝电路。当产生第一输 入信号至主控制器504时，一个比特序列信号0111000110同时输入至主控制器504。主控 制器504根据比特序列信号0111000110选择第二、第三、第四、第八和第九个保险丝电路作为目标保险丝电路。主控制器504将晶体管506导通，并依序将修调信号发送至目标保险丝电路中的 控制器。在一个实施例中，主控制器504将在一预设时间段内持续产生一个修调信号至第 一目标保险丝电路(例如，保险丝电路502_1)。响应于该修调信号，该第一目标保险丝电路 的控制器导通晶体管210。由此，在该预设时间段内使熔断电流Ib流经保险丝202，从而熔 断保险丝202。在该预设时间段结束后，主控制器504不再产生修调信号至第一目标保险丝 电路。接下来，主控制器504在一预设时间段内产生一个修调信号至下一个目标保险丝电 路。由此，这些目标保险丝电路的控制器依序接收持续一段预设时间的修调信号。因此，依 序熔断这些目标保险丝电路中的保险丝。在一个实施例中，当第二输入信号输入至主控制器504时，主控制器504依序产生 第一读信号至保险丝电路502_1至502_N的控制器。在一个实施例中，主控制器504在预设时间段内持续产生第一读信号至第一保险 丝电路(例如，保险丝电路502_1)。响应于该第一读信号，第一保险丝电路502_1中的控制 器导通晶体管210，从而使第一读电流Iki流经保险丝202。第一保险丝电路502_1的控制 器启动探测单元408，从而探测保险丝202的状态。探测单元408根据保险丝202上的压 降产生指示保险丝202的当前状态的探测信号FUSE_STA。在该预设时间段结束后，主控制 器504停止产生第一读信号至第一保险丝电路。之后，主控制器504在预设时间段内持续 产生第一读信号至下一个保险丝电路。由此，保险丝电路502_1至502_N的控制器依序接 收持续一段预设时间的第一读信号。因此，保险丝电路502_1至502_N依序输出表示相应 保险丝的当前状态的探测信号。在一个实施例中，当产生一个第三输入信号至主控制器504时，主控制器504依序 产生第二读信号至保险丝电路502_1至502_N的控制器。在一个实施例中，主控制器504在预设时间段内持续产生第二读信号至第一保险 丝电路(例如，保险丝电路502_1)。响应于该第二读信号，第一保险丝电路502_1中的控 制器导通晶体管210和开关304，从而使第一读电流Iki和第二读电流Ik2 —并流经保险丝 202。第一保险丝电路502_1的控制器启动探测单元408，从而探测保险丝202的状态。探测 单元408根据保险丝202上的压降产生指示保险丝202当前状态的探测信号FUSE_STA。在 该预设时间段结束后，主控制器504停止产生第二读信号至第一保险丝电路。之后，主控制 器504在预设时间段内持续产生第二读信号至下一个保险丝电路。由此，保险丝电路502_1 至502_N的控制器依序接收持续一段预设时间的第二读信号。因此，保险丝电路502_1至 502_N依序输出表示相应保险丝的当前状态的探测信号。有利的是，可以在某一时间段内使熔断电流Ib持续流经每个目标保险丝。由此， 流经每个目标保险丝的电流将足够大，从而熔断保险丝。此外，在某一时间段内将每个保险 丝电路的晶体管202和开关304持续导通，从而使读电流Iki和Ik2在该时间段内持续流经 每个保险丝。由于可以分别地顺序地探测保险丝的状态，该探测结果相对准确。图6所示为根据本发明的一个实施例的包含多个保险丝电路的用于存储数据的 固件602的结构框图600。与图5中标记相同的元件具有类似的功能。该固件602可用于 多个电子设备或系统中，例如，移动电话、电脑、数字相机等。在图6所示的实施例中，固件602包括多个集成电路500_1至500_N。在一个实施例中，集成电路500_1至500_N具有与图5所示电路500相似的结构。控制总线604耦合 于集成电路500_1至500_N，从而分别产生输入信号至集成电路500_1至500_N。数据总线 606耦合于集成电路500_1至500_N，从而分别接收来自集成电路500_1至500_N中的保险 丝电路502_1至502_N的探测信号。将数据或指令写入固件602中。在一个实施例中，为了将由一段比特流(例如，0 0110000111010110010000111010001110)所表示的指令写入固件602中，控制总线基于指 令的比特流将第一输入信号(修调使能信号)和比特序列信号分别输入集成电路500_1至 500_N。响应于输入信号，每个集成电路基于相应的比特序列信号从保险丝电路502_1至 502_N中选择一个或多个目标保险丝电路，并将修调信号分别输入至目标保险丝电路，从而 熔断相应的保险丝。经过修调，固件602进入ATE测试阶段。控制总线604分别地顺序地将第二输入信 号输入至集成电路500_1至500_N，从而测试其中保险丝的状态。响应于该第二输入信号， 每个集成电路分别地顺序地将第一读信号输入至保险丝电路502_1至502_N。响应于该第 一读信号，保险丝电路502_1至502_N依序探测相应的保险丝的状态，并将探测信号发送至 数据总线606。当固件602进入应用阶段后，控制总线604分别地顺序地产生一个第三输入信号 至集成电路500_1至500_N，从而读取存储于固件602中的数据或指令。响应于该第三输入 信号，每个集成电路分别地顺序地产生第二读信号至保险丝电路502_1至502_N。响应于该 第二读信号，保险丝电路502_1至502_N依序探测相应的保险丝的状态，并将探测信号发送 至数据总线606。在一个实施例中，探测信号是表示存储于固件602中的数据或指令的数字 信号。图7所示为根据本发明的一个实施例的由如图3所示的保险丝电路300所执行的 流程图700。图7将结合图2和图3进行描述。在步骤702中，启动保险丝电路300。在步骤704中，产生一个控制信号至保险丝 电路300。在步骤706中，如果控制信号为修调信号，流程图700转向步骤708 ；否则，流程 图700转向步骤710。在步骤708中，通过导通两个互补晶体管(例如，第一晶体管204和 第二晶体管210)，从而使熔断电流Ib流经保险丝202。由此，通过熔断电流Ib将保险丝202 熔断。在步骤710中，如果控制信号为第一读信号，流程图700转向步骤712 ；否则，流程 图700转向步骤714。在步骤712中，通过导通第二晶体管210，从而使第一读电流Iki流经 保险丝202。在步骤718中，启动探测单元408，从而根据保险丝202上的压降探测保险丝 202的状态，并产生指示保险丝202当前状态的探测信号。在步骤714中，如果控制信号为第二读信号，流程图700转向步骤716。否则，流 程图700转向步骤720。在步骤716中，导通第二晶体管210和开关304，从而使第一读电 流Iki和第二读电流Ik2 —并流经保险丝202。在步骤718中，启动探测单元408，从而根据 保险丝202上的压降探测保险丝202的状态，并产生指示保险丝202当前状态的探测信号。 在步骤710中，保险丝电路300将执行其他功能。因此，本发明提供了一种用于熔断保险丝以及探测保险丝状态的保险丝电路。该 保险丝电路包括具有完整状态和熔断状态的保险丝，通过使熔断电流流经该保险丝，从而使保险丝达到熔断状态。本发明的保险丝电路还包括耦合于电源和保险丝之间的第一晶体 管以及耦合于保险丝和地之间的第二晶体管，其中该第一晶体管和第二晶体管为互补晶体 管，从而减少或阻断流经保险丝的静电放电电流。此外，本发明还具有耦合于保险丝的探测电路，用于探测保险丝的状态，并产生指 示保险丝状态的探测信号。该探测电路包括耦合于保险丝的第一电流源，用于提供第一读 电流至保险丝，以及耦合于保险丝的第二电流源，用于提供第二读电流至保险丝。此外，本 发明还具有一个开关耦合于第二电流源和保险丝之间。最后，本发明的探测电路还包括耦 合于保险丝的探测单元，用于探测保险丝上的压降，并根据该压降产生探测信号。上文具体实施方式
和附图仅为本发明之常用实施例。显然，在不脱离后附权利要 求书所界定的本发明精神和保护范围的前提下可以有各种增补、修改和替换。本领域技术 人员应该理解，本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前 提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露之实 施例仅用于说明而非限制，本发明之范围由后附权利要求及其合法等同物界定，而不限于 此前之描述。
权利要求
一种保险丝电路，其特征在于，所述保险丝电路至少包括保险丝，具有完整状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一晶体管，耦合于电源和所述保险丝之间；以及第二晶体管，与所述第一晶体管互为互补晶体管，其中所述第二晶体管耦合于所述保险丝和地之间；其中导通所述第一晶体管和所述第二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静态放电电流。
2.根据权利要求1所述的保险丝电路，其特征在于，所述保险丝电路还包括耦合于所述保险丝的探测电路，用于探测所述保险丝的状态，并且产生表示所述保险 丝的状态的探测信号。
3.根据权利要求2所述的保险丝电路，其特征在于，如果所述保险丝处于所述完整状 态，所述探测电路产生处于第一状态的所述探测信号，并且如果所述保险丝处于所述熔断 状态，所述探测电路产生处于第二状态的所述探测信号。
4.根据权利要求1所述的保险丝电路，其特征在于，所述保险丝电路还包括耦合于所述保险丝的第一电流源，用于提供流经所述保险丝的第一读电流，其中所述 第一读电流小于所述熔断电流；以及耦合于所述保险丝的探测单元，用于基于所述第一读电流探测所述保险丝上的压降， 并根据所述压降产生指示所述保险丝的所述状态的探测信号。
5.根据权利要求4所述的保险丝电路，其特征在于，当所述压降高于预设值时，所述探 测单元产生处于第一状态的所述探测信号，并且当所述压降低于所述预设值时，所述探测 单元产生处于第二状态的所述探测信号。
6.根据权利要求4所述的保险丝电路，其特征在于，所述保险丝电路还包括耦合于所述第一晶体管和所述第二晶体管的控制器，用于控制所述第一晶体管和所述 第二晶体管；其中所述控制器导通所述第一晶体管和所述第二晶体管，从而使所述熔断电流流经所 述保险丝，并且所述控制器关断所述第一晶体管，并导通所述第二晶体管，从而使所述第一 读电流流经所述保险丝。
7.根据权利要求4所述的保险丝电路，其特征在于，所述保险丝电路还包括耦合于所述保险丝的第二电流源，用于提供流经所述保险丝的第二读电流，其中所述 第二读电流小于所述熔断电流；以及与所述第二电流源串联耦合的开关。
8.根据权利要求7所述的保险丝电路，其特征在于，所述保险丝电路还包括耦合于所述第一晶体管、所述第二晶体管和所述开关的控制器，用于导通所述第一晶 体管和所述第二晶体管，以使所述熔断电流流经所述保险丝；关断所述第一晶体管，并导通 所述第二晶体管，以使所述第一读电流流经所述保险丝；以及关断所述第一晶体管，并导通 所述第二晶体管和所述开关，以使所述第一读电流和所述第二读电流流经所述保险丝。
9.一种电子系统，其特征在于，所述电子系统至少包括多个并联耦合的保险丝电路，每个所述保险丝电路至少包括保险丝，具有完整状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处 于所述熔断状态；以及第一晶体管，耦合于所述保险丝和地之间；耦合于电源和所述保险丝电路之间的第二晶体管，用于使所述熔断电流流经每个所述 保险丝电路中的所述保险丝，其中所述第二晶体管和所述第一晶体管为互补晶体管，通过 所述第一晶体管和所述第二晶体管减少流经所述保险丝的静电放电电流；以及耦合于所述保险丝电路和所述第二晶体管的主控制器，用于控制所述保险丝电路和所述第二晶体管。
10.根据权利要求9所述的电子系统，其特征在于，所述主控制器基于序列信号从所述 多个保险丝电路中选择一组目标保险丝电路，产生控制信号至每个所述目标保险丝电路， 并导通所述第二晶体管，再响应于所述控制信号，导通其中每个所述目标保险丝电路中的 所述第一晶体管，以使所述熔断电流流经相应的保险丝。
11.根据权利要求9所述的电子系统，其特征在于，每个所述保险丝电路还包括耦合于所述保险丝的探测电路，用于探测所述保险丝的状态，并产生指示所述保险丝 的状态的探测信号。
12.根据权利要求11所述的电子系统，其特征在于，如果所述保险丝处于所述完整状 态，所述探测电路产生处于第一状态的所述探测信号，并且如果所述保险丝处于所述熔断 状态，所述探测电路产生处于第二状态的所述探测信号。
13.根据权利要求9所述的电子系统，其特征在于，每个所述保险丝电路还包括耦合于所述保险丝的第一电流源，用于提供流经所述保险丝的第一读电流，其中所述 第一读电流小于所述熔断电流；以及耦合于所述保险丝的探测单元，用于探测所述保险丝上的压降，并根据所述压降产生 指示所述保险丝的状态的探测信号。
14.根据权利要求13所述的电子系统，其特征在于，当所述压降高于预设值时，所述探 测单元产生处于第一状态的所述探测信号，并且当所述压降低于所述预设值时，所述探测 单元产生处于第二状态的所述探测信号。
15.根据权利要求13所述的电子系统，其特征在于，所述主控制器依序产生控制信号 至每个所述保险丝电路，其中响应于所述控制信号，导通每个所述保险丝电路中的所述第 一晶体管，从而使所述第一读电流流经相应的保险丝。
16.根据权利要求13所述的电子系统，其特征在于，每个所述保险丝电路还包括耦合于所述保险丝的第二电流源，用于提供流经所述保险丝的第二读电流，其中所述 第二读电流小于所述熔断电流；以及与所述第二电流源串联耦合的开关。
17.根据权利要求16所述的电子系统，其特征在于，所述主控制器依序产生控制信号 至每个所述保险丝电路，其中响应于所述控制信号，导通每个所述保险丝电路中的所述第 一晶体管和所述开关，以使所述第一读电流和所述第二读电流流经相应的保险丝。
18.一种用于保险丝电路的方法，其特征在于，所述方法至少包括下列步骤导通互补的第一晶体管和第二晶体管；使熔断电流流经串联耦合于所述第一晶体管和所述第二晶体管之间的保险丝；根据所述熔断电流，熔断所述保险丝；以及关断所述第一晶体管和所述第二晶体管，从而减少流经所述保险丝的静态放电电流。
19.根据权利要求18所述的方法，其特征在于，所述方法还包括下列步骤 使第一读电流流经所述保险丝；以及基于所述第一读电流产生指示所述保险丝是否被熔断的探测信号。
20.根据权利要求19所述的方法，其特征在于，产生所述第一读电流的步骤包括 基于所述第一读电流探测所述保险丝上的压降；如果所述压降高于预设值，产生处于第一状态的所述探测信号；以及 如果所述压降低于所述预设值，产生处于第二状态的所述探测信号。
21.根据权利要求18所述的方法，其特征在于，所述方法还包括下列步骤 使第一读电流和第二读电流流经所述保险丝；以及基于所述第一读电流和所述第二读电流产生指示所述保险丝是否被熔断的探测信号。
22.根据权利要求21所述的方法，其特征在于，产生所述探测信号的步骤包括 基于所述第一读电流和所述第二读电流探测所述保险丝上的压降；如果所述压降高于预设值，产生处于第一状态的所述探测信号；以及 如果所述压降低于所述预设值，产生处于第二状态的所述探测信号。
全文摘要
本发明公开了一种保险丝电路，系统及方法，用于熔断保险丝，探测保险丝状态并减小流经保险丝的静态放电电流，其包括保险丝，具有完整状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一晶体管，耦合于电源和所述保险丝之间；以及与所述第一晶体管互补的第二晶体管，所述第二晶体管耦合于所述保险丝和地之间；导通所述第一晶体管和所述第二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静态放电电流。
文档编号G11C17/16GK101882469SQ201010177949
公开日2010年11月10日 申请日期2010年5月7日 优先权日2009年5月8日
发明者栗国星, 陈松涛 申请人:凹凸电子(武汉)有限公司