专利名称：非挥发性存储结构释放电荷累积的方法
技术领域：
本发明涉及半导体的制造方法，尤其是一种非挥发性存储结构释放电荷累积的方法。
图1为习知测试(testing)与晶圆拣选(sorting)程序的流程图(flowchart)，即在所谓拣选期间晶圆处理的流程图。在该拣选的开始101与结束131之间进行各种测试，其可能包合直流(DC)测试121与交流(AC)测试122。传统的测试可能包含开路(Pen)或短路(short)情况测试，以及行(column)或字元线(word line)应力测试(stress test)，这些测试的结果决定晶圆将如何进一步被处理，例如，晶圆可能被废弃，它可能进行额外的制程步骤，或它可能被分割成晶粒并被封装成为晶片(所谓的后段处理)。
拣选的结果之一是检测晶粒中不稳定或有缺陷的(defective)电路。在某些晶圆厂(fab)中，倘若被测试的晶粒超过半数(例如五分之三的晶粒)有缺陷，则该晶圆被废弃。对于非挥发性存储器而言，不稳定、不一致(non-uniform)或有缺陷的电路的成因是电荷累积于存储单元中。非挥发性存储器仰赖保留于薄层或闸极中的电荷。例如在浮接闸极阵列(floatinggate array)中，制造期间的电荷累积可以使存储单元不稳定。例如在制造期间，ONO结构易生电荷捕捉(trapping)于氮化层(nitride)中而受损。氮化层的易损性在NROM制造及SONOS与MONOS制程实施中相当明显。
在非等向性蚀刻期间的电荷累增是众所周知的现象。来自等离子、活性离子或其他用于蚀刻的物质的电荷特别地受吸引至某些薄层，例如金属层。该现象之一为天线效应(antenna effect)，其中薄层中的某些金属图案(pattern)累积相当的电荷，可以诸多方式损伤存储单元，包括在放电期间烧穿薄层，或被捕捉于设想为可程序化的薄层中。
在某些制程中曝晒半完成的晶圆于紫外光可以中和(neutralize)在制造期间累增(build up)的电荷。可抹除UV-EPROM已被使用很长的时间，近来被EEPROM取代，不幸地，此非解决电荷累增的万用方法，因为对于某些制程与某些结构，紫外光曝光增加电荷累积，而非释放电荷。因此，就有必要在制造期间不使用紫外光曝光而由晶圆的晶粒区域上的结构消除电荷累积。
本发明的一种非挥发性存储结构释放电荷累积的方法，包括下列步骤施加电抹除信号于该晶粒上的该非挥发性存储结构；及在促使该抹除信号所致电荷扩散的条件下烘烤该晶圆。其中，该电抹除信号通过佛勒-诺德汉穿隧产生负闸极通道抹除；该电抹除信号也可通过佛勒-诺德汉穿隧产生负闸极源极侧抹除。该电抹除信号产生热电洞抹除。
该非挥发性存储结构包含ONO结构。
该烘烤包含加热该晶圆至80与150℃之间，或者在150与250℃之间。
本发明的方法还包含决定该存储单元的抹除状态，并重复地施加额外的电抹除信号直到达成预定的抹除状态。
另外，本发明还提出一种从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其包含在分割该晶圆成为该晶粒之前施加电抹除信号于该晶粒上的该ONO非挥发性存储结构，以及在施加该电抹除信号之后，在促使该电抹除信号所致电荷扩散的条件下烘烤该晶圆。
该烘烤包含加热该晶圆至80与150℃之间，或可在150与250℃之间。
该电抹除信号通过佛勒-诺德汉穿隧产生负闸极通道抹除；或该电抹除信号通过佛勒-诺德汉穿隧产生负闸极源极侧抹除。该电抹除信号产生热电洞抹除。
上述热电洞抹除包含偏压该存储单元的源极或汲极之一，或者也可包含偏压该非挥发性存储单元的源极与汲极。
本发明的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，还包合决定该存储单元的抹除状态，并重复地施加额外的电抹除信号直到达成预定的抹除状态。
本发明在分割晶圆成为晶粒前使用电抹除信号预抹除非挥发性存储单元，克服了传统上利用曝晒紫外光辐射方法而不能完全消除电荷累积的缺陷。
图1为习知测试(testing)与晶圆拣选(sorting)程序的流程图(flowchart)；图2为附加预抹除步骤到习知测试与晶圆拣选的流程图；图3为附加预抹除步骤与烘烤(baking)步骤到习知测试与晶圆拣选的流程图；图4A至图4B为存储单元的示意图。
执行预抹除步骤可用电抹除惯用在非挥发性存储单元上的任何方式。在专利文献中抹除方法的实例非常丰富。可被使用的一种抹除程序为负闸极通道抹除(negative gate channel erase)，该抹除是通过佛勒-诺德汉穿隧(Fowler-Nordheim tunneling)而作用。图4A至图4B分别指出在浮接闸极与NROM或类似存储结构中抹除期间可被充电的区域。负闸极通道抹除涉及施加电压Vg于控制闸极401，以及相反的电压Vs、Vb于源极411与通道区域中的基材或基板412，汲极413电压Vd在此抹除模式中可浮接。在此抹除及以后其他的抹除中，通过将相反的电压施加在汲极及允许源极浮接，汲极与源极的功能可互换。该源极与汲极可统称为抹除用途的二个端点(terminal)。为此抹除的一组有用的电压为Vg＝-12V，Vs＝Vb＝8V及Vd浮接。可被使用的另一种抹除程序为负闸极源极侧抹除(negative gate source side erase)，此抹除通过佛勒-诺德汉穿隧而作用。负闸极源极(或汲极)侧抹除涉及施加电压Vg于控制闸极401，以及相反的电压Vs于源极411，通道区域中的基材或基板412接地至0V。虽然基材在这些例解中显示为基板，但是它可能是掺杂通道或隔离的掺杂通道，例如被相反掺杂类型的另一掺杂通道围绕。汲极413电压Vd在止L抹除模式中可浮接。为此抹除的一组有用的电压为Vg＝-8V，Vs＝6v，Vb＝0Vv及Vd浮接。在此抹除中，通过将相反的电压施加在汲极及允许源极浮接，汲极与源极的功能可互换。可被使用的再一种抹除程序为热电洞抹除(hot hole erase)，此抹除是通过电洞注入存储单元中而作用。热电洞抹除的二种变化为施加电压于源极与汲极之一或二者。在一变化中，热电洞抹除涉及施加电压Vg于控制闸极401以及相反的电压Vs于源极411，通道区域中的基材或基板412接地至0V，汲极413电压Vd在此抹除模式中可浮接。为此抹除的一组有用的电压为Vg＝-3V，Vs＝8v，Vb＝0v及Vd浮接。在此抹除中，通过将相反的电压施加在汲极及允许源极浮接，汲极与源极的功能可互换。另一变化涉及偏压(bias)源极与汲极二者，而非允许其中之一浮接。热电洞注入浮接闸极402或ONO层422释放可能难以抽出的电子的累增。
图3在预抹除211之后加入额外的烘烤311，此烘烤应在足以扩散受抹除而加入浮接闸极402或ONO层412的电荷的条件下。二个不同的温度范围为有用的80至150℃及150至250℃。充分效果所需的时间可轻易地决定，毋需过度的试验。
验证(verify)步骤以决定存储单元抹除状态未被例解但对本发明有用。诸多验证与修正方案已针对非挥发性存储器说明，特别是EEPROM或NROM存储器，实际上他们当中的任何一种皆可用于本发明，如果处理期间允许足够时间的话。一般的方案假使发现有不当抹除状态的存储单元，再传送信号以改变存储单元。在某些实例中，希冀的电荷低于所达成者，使得其不超出修正信号。在其他实例中，允许达到过量电荷，有无修正皆可。关于本发明应用于NROM存储单元，电洞供应可能较电子供应为佳，因为后续的程序化制程累积电子。
以上所述实施例仅为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的权利要求范围内。
权利要求
1.一种非挥发性存储结构释放电荷累积的方法，其特征是包含下列步骤施加电抹除信号于该晶粒上的该非挥发性存储结构；及在促使该抹除信号所致电荷扩散的条件下烘烤该晶圆。
2.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号通过佛勒-诺德汉穿隧产生负闸极通道抹除。
3.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号通过佛勒-诺德汉穿隧产生负闸极源极侧抹除。
4.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号产生热电洞抹除。
5.如权利要求4所述的非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该存储单元的源极或汲极之一。
6.如权利要求4所述的非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该非挥发性存储单元的源极与汲极。
7.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该非挥发性存储结构包含ONO结构。
8.如权利要求7所述的非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号产生热电洞抹除。
9.如权利要求8所述的非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该存储单元的源极或汲极之一。
10.如权利要求8所述的非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该非挥发性存储单元的源极与汲极。
11.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该烘烤包含加热该晶圆至80与150℃之间。
12.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是该烘烤包含加热该晶圆至150与250℃之间。
13.如权利要求1所述的非挥发性存储结构释放电荷累积的方法，其特征是更包含决定该存储单元的抹除状态，并重复地施加额外的电抹除信号直到达成预定的抹除状态。
14.一种从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是包含在分割该晶圆成为该晶粒之前施加电抹除信号于该晶粒上的该ONO非挥发性存储结构。
15.如权利要求14所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是更包含在施加该电抹除信号之后，在促使该电抹除信号所致电荷扩散的条件下烘烤该晶圆。
16.如权利要求15所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该烘烤包含加热该晶圆至80与150℃之间。
17.如权利要求15所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该烘烤包含加热该晶圆至150与250℃之间。
18.如权利要求14所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号通过佛勒-诺德汉穿隧产生负闸极通道抹除。
19.如权利要求14所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号通过佛勒-诺德汉穿隧产生负闸极源极侧抹除。
20.如权利要求14所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该电抹除信号产生热电洞抹除。
21.如权利要求20所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该存储单元的源极或汲极之一。
22.如权利要求20所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是该热电洞抹除包含偏压该非挥发性存储单元的源极与汲极。
23.如权利要求22所述的从晶圆上的晶粒上的ONO非挥发性存储结构释放电荷累积的方法，其特征是更包合决定该存储单元的抹除状态，并重复地施加额外的电抹除信号直到达成预定的抹除状态。
全文摘要
本发明为一种非挥发性存储结构释放电荷累积的方法，包括下列步骤施加电抹除信号于该晶粒上的该非挥发性存储结构；及在促使该抹除信号所致电荷扩散的条件下烘烤该晶圆；其中，该电抹除信号通过佛勒－诺德汉穿隧产生负闸极通道抹除；该电抹除信号也可通过佛勒－诺德汉穿隧产生负闸极源极侧抹除；该电抹除信号产生热电洞抹除；该非挥发性存储结构包含ONO结构；该烘烤包含加热该晶圆至80与150℃之间，或者在150与250℃之间；本发明在分割晶圆成为晶粒前使用电抹除信号预抹除非挥发性存储单元，克服了传统上利用曝晒紫外光辐射方法而不能完全消除电荷累积的缺陷。
文档编号G11C16/16GK1427467SQ0210746
公开日2003年7月2日 申请日期2002年3月19日 优先权日2001年12月20日
发明者周铭宏, 黄俊仁, 吕瑞霖, 林东煌 申请人:旺宏电子股份有限公司