专利名称：一种可自复位的dram的制作方法
技术领域：
本实用新型涉及计算机存储领域，尤其涉及动态随机存取存储器。
背景技术：
关门狗(Watch Dog Timer)广泛应用于计算机领域，内置于中央处理器(CPU)或微控制器(MCU)中，包括时钟、计数器、计数器复位电路，计数器复位信号来自CPU或MCU的指定指令。当中央处理器或微控制器处于非正常工作状态，并不能自我恢复时，隔一段时间后，关门狗可以自动重启中央处理器或微控制器，使系统重新正常工作。但是，当DRAM处于非正常工作状态时，自己不能自我恢复，需要内存控制器进行控制；或者整个计算机系统重新断电，上电。这种自我恢复的方法无法适应DRAM所面临的各种异常情况或非法指令。
实用新型内容本实用新型目的是提供一种可自复位的DRAM，可实现DRAM在多种情况下的自复位。本实用新型的技术解决方案是第一种可实现DRAM自复位的方法，包括以下步骤1内部或外部时钟驱动DRAM内置计数器计数；2用“无异常情况”信号、“无非法指令”信号或“指定指令”信号控制DRAM内置计数器的复位；3用计数器溢出信号作为DRAM的复位信号。上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。上述方法还可包括以下步骤将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。第二种可实现DRAM自复位的方法，包括以下步骤1内部或外部时钟驱动DRAM内置计数器计数；2用“无异常情况”信号、“无非法指令”信号、“指定指令”信号中的至少两种信号进行“与运算”后控制DRAM内置计数器的复位；3用计数器溢出信号作为DRAM的复位信号。上述步骤3用计数器溢出信号作为DRAM的复位信号是采用如下方式实现的将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。[0019]上述方法还可包括以下步骤将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。第一种可自复位的DRAM，包括DRAM，其特殊之处是还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。第二种可自复位的DRAM，包括DRAM，其特殊之处是还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。上述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况”接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过“与，，门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。上述关门狗电路还可包括内置的时钟单元，所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。本实用新型的优点1、当本实用新型可自复位的DRAM处于异常状况，并且不能自我恢复以正常工作时，关门狗可对其复位，使其重新正常工作。2、本实用新型可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。3、本实用新型可自复位的DRAM只需要在整个DRAM中增加极小的比例的关门狗电路。
图1是本实用新型可自复位的DRAM的工作原理图；图2是带复位端的DRAM自复位的工作原理图；图3是不带复位端的DRAM自复位的工作原理图。
具体实施方式
本实用新型可实现DRAM自复位的方法，具体包括以下步骤1内部或外部时钟驱动DRAM内置计数器计数；2用“无异常情况”信号、“无非法指令”信号和“指定指令”信号进行“与运算”后控制DRAM内置计数器的复位；3将计数器溢出信号和DRAM的内部复位信号进行或运算后作为DRAM的新内部复位信号；所述DRAM的内部复位信号由DRAM外部上电复位信号生成、或者由DRAM外部复位信号与DRAM外部上电复位信号进行与运算后生成。[0037]4将计数器溢出信号作为DRAM的复位信号的同时反馈至内存控制器。本实用新型可自复位的DRAM，包括DRAM、内置在DRAM内的关门狗电路，关门狗电路包括接口单元和计数器单元；计数器单元的输入端接时钟信号；接口单元包括“无异常情况”接口、“无非法指令”接口和“指定指令”接口，接口单元的输出端通过“与”门后与计数器单元的复位端相连，计数器单元的输出端与DRAM的复位端或上电复位端相连。时钟信号可采用外部时钟信号，也可采用内置的时钟单元提供时钟信号，此时时钟单元的输出端接计数器单元的输入端。本实用新型工作原理内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将 DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。如果在DRAM (动态随机存取存储器)中存在异常情况，例如温度超标(过高或过低)；或者外部电压超标(过高或过低)；或者DLL(延时锁定环)计数器溢或下溢，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。如果在DRAM(动态随机存取存储器)中存在非法指令，例如对关闭的字线进行读写；对激活的字线进行刷新，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将 DRAM (动态随机存取存储器)复位。如果DRAM(动态随机存取存储器)不能定期接收到刷新或自刷新指令，关门狗不被复位，关门狗计数器会持续计数直至溢出，并将DRAM(动态随机存取存储器)复位。复位采用两种方式如图2，当DRAM带复位端时，外部复位信号(reset)或者外部上电复位 (power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位；如图3，当DRAM不带复位端时，外部上电复位(power-on)时，DRAM(动态随机存取存储器)产生内部复位信号，这个内部复位信号或者关门狗溢出信号，都可将DRAM(动态随机存取存储器)复位。
权利要求1.一种可自复位的DRAM，包括DRAM，其特征在于还包括内置的关门狗电路，所述关门狗电路的输出端接DRAM的复位端或上电复位端。
2.根据权利要求1所述的可自复位的DRAM，其特征在于所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况” 接口、“无非法指令”接口或“指定指令”接口，所述接口单元的输出端与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
3.根据权利要求1所述的可自复位的DRAM，其特征在于所述关门狗电路包括接口单元和计数器单元；所述计数器单元的输入端接时钟信号；所述接口单元包括“无异常情况” 接口、“无非法指令”接口或“指定指令”接口中的两种或三种，所述接口单元的输出端通过 “与”门后与计数器单元的复位端相连，所述计数器单元的输出端与DRAM的复位端或上电复位端相连。
4.根据权利要求2或3所述的可自复位的DRAM，其特征在于还包括内置的时钟单元， 所述时钟单元的输出端接计数器单元的输入端；所述计数器单元的输出端与内存控制器的反馈信号输入端相连。
专利摘要本实用新型目的是提供一种可自复位的DRAM，可实现DRAM在多种情况下的自复位。本实用新型的工作原理是内部时钟驱动计数器计数，如果无异常情况，而且无非法指令，并且接受到指定的指令，计数器被复位，从零开始计数；反之，如果有异常情况，或者有非法指令，或者没有接受到指定的指令，计数器不会被复位，计数器向上计数，直至溢出。计数器溢出会将DRAM(动态随机存取存储器)复位。作为可选，可以给内存控制器反馈信号。本实用新型可自复位的DRAM不需要内存控制器进行控制，也不需要整个计算机系统重新断电，上电。
文档编号G11C16/02GK202008842SQ20112008633
公开日2011年10月12日 申请日期2011年3月29日 优先权日2011年3月29日
发明者余作明 申请人:山东华芯半导体有限公司