专利名称：量化存储器位单元的读取和写入裕量的制作方法
技术领域：
本发明总体上涉及集成电路，更具体地，涉及有利于存储器电路的读取和写入裕量评估的内置电路。
背景技术：
静态随机存取存储器(SRAM)是一种在数字系统和计算机中众所周知并广泛使用的功能块。在操作中，将数据写入SRAM，该数据存储在存储器位单元中，从存储器位单元读取数据并以SRAM输出的形式传送。SRAM被称为易失性存储器，因为一旦切断存储器的电源，存储在其中的数据就会丢失。半导体制造技术的提高已经使得SRAM部件或存储器芯片的生产越来越紧密、越来越快速。要注意的是，“SRAM”经常用于指芯片或集成电路，主要是一种存储器装置。本领域的技术人员了解，SRAM不仅指存储器芯片，还指嵌入更大的芯片并形成更大的芯片的一部分的静态存储器电路，该静态存储器电路转而可以具有其他各种电路和功能。其他电路可以被称为外围电路。无论SRAM是被实现为存储器芯片还是作为更大的芯片的一部分的电路块，通常都要对组成这些存储器的电路进行测试以确保产品按照其规格生产。通常的做法是以几种方式对存储器电路进行测试，包括但不限于将逻辑I和O写入存储器阵列的可寻址位置的模式以及对它们进行回读的模式。尽管这样的测试过程可以验证存储器电路的功能正确性，这些测试并不一定为被测存储器提供鲁棒性或操作裕量的测量。需要的是一种有利于存储器电路的读取和写入裕度评估的方法和装置。
发明内容
本发明提供了一种操作集成电路的方法，集成电路具有外围电路并具有包括多个位单元和与多个位单元耦接的至少一个字线的存储器阵列，该方法包括:在标称电压下操作外围电路；在正常的存储器事务期间，在标称电压下操作多个位单元和字线；在读取裕量测试操作期间，在大于多个位单元的工作电压的电压下操作字线驱动器；以及在写入裕量测试操作期间，在小于多个位单元的工作电压的电压下操作字线驱动器。优选地，该方法还包括:通过设置在集成电路内的电路，确定是否要进行读取裕量测试操作。优选地，该方法还包括:通过设置在集成电路内的电路，确定是否要进行写入裕量测试操作。优选地，位单元是静态位单元。优选地，字线与至少一个位单元的至少一个存取晶体管耦接。本发明还提供了一种操作包括存储器的集成电路的方法，该方法包括:为多个位单元中的每一个位单元的供电轨提供第一电压源的输出；以及为至少一个字线驱动器的供电轨提供第二电压源的输出；其中，在写入裕量测试操作期间，第二电压源的输出的电压小于第一电压源的输出的电压；其中，在读取裕量测试操作期间，第二电压源的输出的电压大于第一电压源的输出的电压；并且其中，在正常的存储器事务期间，第一电压源的输出的电压以及第二电压源的输出的电压标称地相等。优选地，该方法还包括:通过设置在集成电路内的电路，确定是否要进行读取裕量测试操作。优选地，该方法还包括:通过设置在集成电路内的电路，确定是否要进行写入裕量测试操作。优选地，位单元是静态位单元。优选地，集成电路包括外围电路，该方法还包括:在正常的存储器事务、读取裕量测试以及写入裕量测试期间，在字线驱动器和位单元在正常的存储器事务期间进行操作的同一标称电压下操作外围电路。本发明还提供了一种电路，包括:至少一个位单元，具有与第一位线耦接的第一输入/输出(I/O)端子以及与第二位线耦接的第二 I/O端子，第一 I/O端子与第一位线耦接由字线的状态控制，第二 I/o端子与第二位线耦接由字线是状态控制；字线驱动器，具有与字线耦接的输出端子；选择器，具有与第一电源节点耦接的第一输入端子、与第二电源节点耦接的第二输入端子、与第一控制信号源耦接的第三输入端子以及与字线驱动器的供电轨耦接的输出端子；以及电压调节器，具有与第三电源节点耦接的第一输入端子、与第二控制信号源耦接的第二输入端子以及与第二电源节点耦接的输出端子。优选地，多个位单元中的每个位单元包括与第三电源节点耦接的电源轨。优选地，第一控制信号源提供处于第一状态的第一控制信号以进行存储器写入操作，并提供处于第二状态的第一控制信号以进行存储器读取操作；并且其中，第二控制信号源提供处于第一状态的第二控制信号以进行测试模式操作，并提供处于第二状态的第二控制信号以进行正常的存储器事务。优选地，选择器被配置为，响应于处于第一状态的第一控制信号，将第一电源节点耦接至选择器的输出端子，并响应于处于第二状态的第一控制信号，将第二电源节点耦接至选择器的输出端子。优选地，第一控制信号的第一状态表示要进行读取操作，第一控制信号的第二状态表示要进行写入操作。优选地，电压调节器被配置为，响应于测试模式信号的第一状态提供第一电压，响应于测试模式信号的第二状态提供第二电压。优选地，该电路还包括外围电路。优选地，外围电路与独立于测试模式信号的状态的电源电压耦接。优选地，字线驱动器是自举电路。优选地，在存储器读取裕量测试或存储器写入裕量测试中的至少一者期间，禁用自举电路。
将参照附图对本发明的实施方式进行描述。在附图中，类似的参考标号表示相同或功能相似的元件。另外，参考标号最左边的数字标识参考标号首次出现的附图。图1是示出了在产品寿命初期和产品寿命晚期SRAM位单元的产率(yield)曲线与电源电压的曲线图。图2是示出了在产品寿命初期和产品寿命晚期SRAM位单元的产率曲线与电源电压的另一曲线图。图3是示出了在产品寿命初期和产品寿命晚期SRAM位单元的产率曲线与电源电压的另一曲线图。图4是示出了在产品寿命初期和产品寿命晚期SRAM位单元的产率曲线与电源电压的另一曲线图。图5是示出了不同电压下的一对单元裕量概率密度图的曲线图。图6是使用双电源对静态存储器位单元进行读取和写入裕量筛选(screen)的电路的不意图。图7是使用单电源对静态存储器位单元进行读取和写入裕量筛选的电路的示意图。图8是根据本发明的具有存储器部、外围电路部以及使字线和位单元的工作电压相对彼此偏压而不改变外围电路的工作电压的控制电路的集成电路的广义高级框图。图9是根据本发明的处理的流程图。
具体实施例方式以下具体实施方式
是指示出了与本发明一致的示例性实施方式的附图。在具体实施方式
中的用语“一个示例性实施方式”、“说明性实施方式”、“示例性实施方式”等表示描述的示例性实施方式可以包括特定的特征、结构或特性，但每个示例性实施方式也可不一定包括特定的特征、结构或特性。而且，这样的词组并不一定是指相同的示例性实施方式。此外，当结合示例性实施方式对特定的特征、结构或特性进行描述时，相关领域的技术人员应认识到，结合其他示例性实施方式(无论是否清楚描述)对此特征、结构或特性产生影响。本文描述的示例性实施方式用于说明目的，而不是限制性的。其他示例性实施方式也是可能的，且在本发明的精神和范围内可以对示例性实施方式进行修改。因此，具体说明书并不意味着限制本发明。相反，仅根据所附权利要求及其等同物来确定本发明的范围。示例性实施方式的以下具体说明将如此全面地揭示本发明的一般性，使得在不背离本发明的精神和范围的情况下，无需进行过度的实验，其他人就可以通过应用相关领域的技术人员的知识，对诸如示例性实施方式的各种应用进行容易的修改和/或调整。因此，根据本文提出的教导和指导，这样的调整和修改的目的在多个示例性实施方式的含义和等同物之内。应理解，本文的措辞或术语的目的是描述，而不是限制，因此本说明书的术语或措辞必须由相关领域的技术人员根据本文的教导进行解释。术语术语芯片、裸片、集成电路、半导体器件以及微电子器件在电子领域中经常互换使用。本发明适用于上述全部内容，就如这些术语在本领域中通常可以理解的那样。对于芯片来说，功率信号、地面信号及各种信号可以通过物理、导电连接耦接在它们与其他电子兀件之间。这样的连接点可以称为输入、输出、输入/输出(i/o)、端子、线、销、垫、端口、接口或类似变形和组合。虽然芯片之间的连接通常通过电导体来进行，但本领域的技术人员应明白，芯片和其他电路元件可以可选地通过光学接口、机械接口、磁接口、静电接口以及电磁接口而耦接。DUT是指被测装置。本文所使用的DUT通常是一种集成电路，对集成电路进行操作以根据各个参数和功能规格确定DUT是否执行。本文所使用的FET是指与结型场效应晶体管(JFET)相对的金属氧化物半导体场效应晶体管(MOSFET)。MOSFET还可以被描述为绝缘栅场效应晶体管(IGFET)。源/漏端子是指FET的端子，在由施加给栅端子的电压引起的电场影响下半导体表面反转之后，这些端子之间在电场的影响下发生导电。一般情况下，源和漏端子制造为呈几何对称。通过几何对称的源和漏端子，通常简称这些端子为源/漏端子，且本文中使用了该术语。当在电路中操作FET时，设计者经常基于要施加给端子的电压将特定的源/漏端子指定为“源极”或“漏极”。术语“栅极”是与环境有关的，并且在描述集成电路时可以以两种方式使用。如本文所使用，当用于晶体管电路配置的环境时，栅极是指三个端子FET的绝缘栅端子，而当用于逻辑门的环境时，是指用于实现任意逻辑功能的电路。当考虑半导体本体时，FET可以被看作是四端子器件。FPGA是指现场可编程门阵列。NFET 是指 η 沟道 FET。PFET 是指 P 沟道 FET。 本文所使用的CMOS是指包括至少一个NFET和至少一个PFET的电路。表达“CMOS处理”是指制造含有NFET和PFET的芯片的制造处理。RAM是指随机存取存储器。在随机存取存储器中，任何可寻址位置都可以独立于任何先前或随后的存储器事务而进行访问(存取)。本文所使用的表达“位单元”是指存储有至少一个位的电路。要注意的是，位单元的状态表示存储在其中的数据。位单元的另一种表达是存储单元。本文所使用的表达“存储单元”是指存储有至少一个位的电路。要注意的是，存储单元的状态表示存储在其中的数据。存储单元的另一种表达是位单元。SRAM是指静态随机存取存储器。静态存储单元保持存储在其中的数据直至切断电源，因此不需要刷新。本文所使用的表达“存储器事务”是指访问至少一个可寻址存储器位置以及以下两者之一的操作:(a)将数据存储在其中；或(10从其取回数据。如本文所使用的，将数据存储在存储器中的存储器事务被称为写入操作、写入事务或简称为写入。此外，如本文所使用的，从存储器取回数据的存储器事务被称为读取操作、读取事务或简称为读取。本文使用的术语“标称”被用作指定值的修饰语并表示指定值被解释为包括指定值的值的范围，其中，通过在物理实施方式中累加正态方差或公差来确定该范围。通过实例的方式，将电压描述成标称5V被解释为是指5V是设计目标，是指期望该电压实际上在比实际制造并操作物理装置时所遇到的制造公差的正常累加所确定的指定值略低至略高的范围内。本文明确公开了本发明中包括的旨在具有经过更严格控制的精度的几何尺寸和参数值。术语“轨”在本文中用来指电源节点。类似的相关表达包括但不限于供电轨、正轨、负轨以及电源轨。结合M0SFET，电源轨通常但不总是与术语Vdd互换。本文所使用的轨是指正电源节点(相对地面而言)。Vm是筛选存储器装置以考虑老化效应的电源电压。许多集成电路包含大量存储器。存储器芯片是具有存储信息的主要功能并通常具有一个或多个大存储器阵列、以及少量外围电路的集成电路。具有大量嵌入式存储器的非存储器芯片同样被广泛制造。例如，微处理器经常包含大量存储器以实现高速缓存。同样地，片上系统(SoC)装置是通常包括有大量存储器的产品的实例。基于SRAM的现场可编程门阵列是具有其中包含的大量存储器位单元的集成电路的另一个实例。为了经济上可行地制造存储器芯片以及具有嵌入式存储器的芯片，重要的是能够达到为制造者创造利润裕量的产率目标。图1至图4是示出了在存储器产品寿命初期和产品寿命晚期SRAM位单元产率曲线对于电源电压的曲线图。已经确定SRAM的产率 不仅与处理、电源电压(Vdd)以及工作温度有关，还与操作寿命有关。存储器阵列中硬件制造的缺陷对通过写入并读取I和O的几种模式进行检测来说通常是很直接的。另一方面，软件缺陷在存储器已工作一段时间后也许才会显露出来。已发现这些软件缺陷至少部分由于较小的或负的位单元裕量(margin)而导致。在没有足够裕量的情况下，由于由电压和温度应力引起的存储器位单元电特性的改变，存储器很可能会发生故障。对SRAM产率来说有重大影响的两个裕量是读取裕量和写入裕量。人们已经发现，在操作期间，由于Vdd和温度应力的缘故，读取和写入裕量都会随时间变化。这些变化在本文中被称为老化效应。变化的大小取决于所施加的电压和温度应力的大小和持续时间。存储器芯片以及具有嵌入式存储器的芯片用于的广泛的应用中，并由此用于广泛的工作环境中，因此在出厂检测之后，这些芯片会经受不同的应力。鉴于上述情况，要注意的是，在不对存储器读取裕量和存储器写入裕量进行合适的表征的情况下，在工作环境下的一定时间后将发生故障的一些芯片将仍然通过传统筛选。对存储器进行传统测试或筛选不分别针对读取和写入裕量。读取和写入裕量缺乏单独的表征是有问题的，如下文将进行更详细的描述。图1至图4是存储器读取裕量和存储器写入裕量在Ttl (寿命初期)和Te (寿命晚期)的典型产率裕量对于Vdd的图。纵轴是基于正态分布用sigma (σ)数表示的产率。例如，6σ表不十亿分之一的故障率(σ越大,产率越好)。在一些情况下,最小工作电压由读取裕量确定，二在其他情况下，最小工作电压由写入裕量确定。Ytc截取裕量曲线的交叉电源电压点限定了目标产率的最小工作电压(Vm) (Vsfr用于读取，Vmw用于写入)。总裕量是读写最差情况的裕量。图1示出了处于目标产率(Ytc)的Vmo (Tc^AVm)和Vme (Te的Vm)是由读取裕量引起的。在这种情况下，在Vmci下进行筛选对具有相同Ytc的Vme来说是足够的，而不是过度筛选或筛选不足。图2示出了类似情况，除了写入裕量控制Ttl和Te时的总裕量曲线以外。图3至图4示出了总裕量不由Ttl和Te时的一个裕量控制的情况。图3示出了在Ttl时，Vmci等于V_，并且在Te时，Vme等于VmE。在Vmwci下进行的筛选将使具有读取裕量失败的位单元筛选不足，在Vmki下进行的筛选将使具有读取裕量失败的位单元筛选过度。图4示出了类似情况，除了互换读取裕量和写入裕量的角色以夕卜。随着存储器设计和制造技术的进步，已经发现，读取裕量和写入裕量已经降低，从而使图3和图4中所示的情况更常见。传统的存储器筛选已不足以解决图3和图4中所示的情况。本发明的各个实施方式提供单独的存储器读取裕量和存储器写入裕量筛选，而不会给片上存储器内置自测试电路带来复杂的变化。有利地，可以全速进行根据本发明的存储器筛选。图5示出了典型的裕量分布。一种分布是在正常工作电压下，另一种分布是在Vm下，Vm是电源电压，在该电源电压下对存储器装置进行筛选以考虑老化效应。遗憾的是，在较低的电源电压下对存储器装置进行筛选要求所有外围电路同样在保护频带电压下正常工作。通常存在一些与在仅用于测试存储器阵列的电源电压下操作外围电路相关联的产率损失。图5是示出了两个单元裕量概率密度曲线的图。当存储器阵列被提供有最小工作电压时获得图左侧的曲线，当存储器阵列被提供有正常(即，指定标称)工作电压时获得图右侧的曲线。要注意的是，通过使字线驱动器\L的输出偏压至高于或低于存储器阵列电源电压VDDA，Vm下的单元裕量概率密度函数在Vdda=Vot时被精密地复制，从而减少了与被测存储器共享芯片的外围电路的设计约束。要理解的是，减少电路设计对外围电路的约束通常有利地导致了工程成本的降低。根据本发明，包括存储器的集成电路在正常(S卩，标称指定)电源电压下运行，使字线驱动器(Vi)的电源电压偏压至与存储器阵列(Vdda)的电源电压不同以将位单元的裕量分布改变为与Vm下的位单元裕量分布越来越相似。对于读取裕量筛选而言，Vi偏压为相对于Vdda较高，以使得位单元中非期望的状态改变(翻转)更容易，从而降低读取裕量分布。对于写入裕量筛选而言，Vwl偏压为 相对于Vdda较低，以使得更难以实现对位单元进行写入。鍵在筛选老化效应期间，通过在标称工作电压下操作外围电路来减少或消除通过在最小工作电压下进行读取和写入裕量测试来筛选存储器阵列的老化效应时由外围电路故障导致的产率损失。通过读取和写入裕量测试确定的存储器的最小工作电压表示被测装置的长期可靠性。根据本发明，一种包括一个或多个静态存储器位单元的集成电路被提供有用于相对彼此改变施加给位单元的供电轨的电压以及施加给字线驱动器的电压以有利于对读取和写入裕量进行改进筛选的电路。在正常操作中，用于字线驱动器以及位单元的供电轨标称地相同。在根据本发明的写入裕量测试模式下，字线驱动器供电轨上的电压小于位单元供电轨上的电压。在读取裕量测试模式下，字线驱动器供电轨上的电压大于位单元供电轨上的电压。下面所示的表I根据本发明综述了这些电压的施加。在表I中，Vddw是字线驱动器电路的供电轨，Vdda是位单元的供电轨。
字线驱动器供电轨(Vddw)
正Vkiw-Vdda
权利要求
1.一种操作集成电路的方法，所述集成电路具有外围电路并具有包括多个位单元和与所述多个位单元耦接的至少一个字线的存储器阵列，所述方法包括: 在标称电压下操作所述外围电路； 在正常的存储器事务期间，在标称电压下操作所述多个位单元和所述字线； 在读取裕量测试操作期间，在大于所述多个位单元的工作电压的电压下操作字线驱动器；以及 在写入裕量测试操作期间，在小于所述多个位单元的工作电压的电压下操作所述字线驱动器。
2.根据权利要求1所述的方法，还包括: 通过设置在所述集成电路内的电路，确定是否要进行读取裕量测试操作，或者确定是否要进行写入裕量测试操作。
3.根据权利要求1所述的方法，其中，所述位单元是静态位单元。
4.根据权利要求1所述的方法，其中，所述字线与至少一个位单元的至少一个存取晶体管耦接。
5.一种操作包括存储器的集成电路的方法，所述方法包括: 为多个位单元中的每一个位单元的供电轨提供第一电压源的输出；以及 为至少一个字线驱动器的供电轨提供第二电压源的输出； 其中，在写入裕量测试操作期间，所述第二电压源的输出的电压小于所述第一电压源的输出的电压； 其中，在读取裕量测试操作期间，所述第二电压源的输出的电压大于所述第一电压源的输出的电压；并且 其中，在正常的存储器事务期间，所述第一电压源的输出的电压以及所述第二电压源的输出的电压标称地相等。
6.根据权利要求5所述的方法，还包括: 通过设置在所述集成电路内的电路，确定是否要进行读取裕量测试操作，或者确定是否要进行写入裕量测试操作。
7.—种电路,包括: 至少一个位单元，具有与第一位线耦接的第一输入/输出(I/O)端子以及与第二位线耦接的第二 I/O端子，所述第一 I/O端子与所述第一位线耦接由字线的状态控制，所述第二I/O端子与所述第二位线耦接由所述字线的状态控制； 字线驱动器，具有与所述字线耦接的输出端子； 选择器，具有与第一电源节点耦接的第一输入端子、与第二电源节点耦接的第二输入端子、与第一控制信号源耦接的第三输入端子以及与所述字线驱动器的供电轨耦接的输出端子；以及 电压调节器，具有与第三电源节点耦接的第一输入端子、与第二控制信号源耦接的第二输入端子以及与所述第二电源节点耦接的输出端子。
8.根据权利要求7所述的电路，其中，所述多个位单元中的每个位单元包括与所述第三电源节点耦接的电源轨。
9.根据权利要求7所述的电路,其中,所述第一控制信号源提供处于第一状态的第一控制信号以进行存储器写入操作，并提供处于第二状态的第一控制信号以进行存储器读取操作；并且其中，所述第二控制信号源提供处于第一状态的第二控制信号以进行测试模式操作，并提供处于第二状态的第二控制信号以进行正常的存储器事务。
10.根据权利要求7所述的电路，其中，所述选择器被配置为，响应于处于第一状态的所述第一控制信号，将所述第一电源节点耦接至所述选择器的输出端子，并响应于处于第二状态的所述第一控制信号 ，将所述第二电源节点耦接至所述选择器的输出端子。
全文摘要
本发明涉及量化存储器位单元的读取和写入裕量。其中，一种包括一个或多个存储器位单元的集成电路包括用于相对彼此改变施加给位单元的供电轨的电压和施加给字线驱动器的电压以有利于对读取和写入裕量进行改进的筛选的电路。在正常操作中，字线驱动器以及位单元的供电轨标称地相同。在写入裕量测试模式下，字线驱动器供电轨上的电压小于位单元供电轨上的电压。在读取裕量测试模式下，字线驱动器供电轨上的电压大于位单元供电轨上的电压。分别针对读取和写入裕量，老化效应和操作条件的测试范围可以通过对字线和阵列功率之间不同的电压增量进行调整来实现。
文档编号G11C29/08GK103187100SQ20121053970
公开日2013年7月3日 申请日期2012年12月13日 优先权日2011年12月27日
发明者米龙·比埃, 卡尔·蒙策尔, 章逸斐 申请人:美国博通公司