闪烁多电平阈值分布方案的制作方法
【专利摘要】一种用于多电平闪烁单元的阈值电压分布方案，其中擦除阈值电压和至少一个编程阈值电压位于擦除电压域中。擦除电压域中的至少一个编程阈值电压降低了Vread电压电平，以最小化读出干扰效应，由于编程的状态之间的阈值电压距离被最大化，则延长了多电平闪烁单元的寿命长度。擦除电压域可以低于0V，而编程电压域大于0V。因此，用于编程验证和读出具有擦除电压域和编程电压域中的编程阈值电压的多电平闪烁单元的电路使用负和正的高电压。
【专利说明】闪烁多电平阈值分布方案
[0001]本申请为申请号为200780034118.4、申请日为2007年9月12日、发明名称为“闪烁多电平阈值分布方案”的申请的分案申请。
_2] 相关申请的交叉引用
[0003]本申请要求2006年9月13日提交的美国临时专利申请60/844154的优先权的权.、
Mo
【技术领域】
[0004]本发明总的涉及闪烁存储器，更具体地，本发明涉及闪烁存储器装置、用于闪烁存储器单元的编程的方法以及用于验证阈值电压的方法。
【背景技术】
[0005]多种类型的消费电子设备产品依赖于用于保存由微控制器执行代码的数据或者软件的一些形式的大容量存储设备。这样的消费电子设备是丰富的，并且包括诸如个人数字助理(PDA)、便携式音乐播放器、便携式多媒体播放器(PMP)和数字照相机的装置。在PDA中，需要大容量存储设备用于存储应用和数据，而便携式音乐播放器和数字照相机需要大量的大容量存储设备用于保存音乐文件数据和/或图像数据。用于这样的便携式电子设备的大容量存储设备的解决方案优选尺寸小、功耗最低并且具有高存储密度。因为诸如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的易失性存储器为了保持数据而需要不断地施加电力，所以将对存储器的选择限制到非易失性形式的存储器。如本领域内所公知的，便携式电子设备依赖于具有有限电源的电池。因此，优选电源移除之后仍保持数据的非易失性存储器。
[0006]虽然许多消费产品使用商用闪烁存储器，而消费者在诸如具有微处理功能的蜂窝电话和装置的产品中间接使用闪烁存储器。更特别地，通常在消费电子设备中存在的专用集成电路(ASIC)能够具有集成闪烁存储器，以启用固件升级。无需多言，由于闪烁存储器在尺寸、存储密度和速度方面的最佳折衷，使其成为用于消费电子设备的优选非易失性大容量存储设备的解决方案，所以闪烁存储器用途十分广泛。
[0007]图1是典型的闪烁存储器装置的框图。闪烁存储器10包括用于控制多种功能的闪烁电路的逻辑电路、用于存储地址和数据的寄存器、用于产生所需的编程和擦除电压的高电压电路和用于存取闪烁存储器阵列的核心存储器电路。闪烁存储器10的所示电路块的功能在本领域内应该是公知的。本领域内的普通技术人员将理解图1中所示的闪烁存储器10表示许多可能配置中的一个可能的闪烁存储器配置。
[0008]读操作是对存储在存储器阵列的特定存储位置(称为地址)的数据的相对直接存取。在对存储器阵列的特定块的写操作之前，该特定块首先必须通过高电压擦除。写操作，更精确地称为编程操作，需要谨慎地施加高电压到所选择的存储位置，之后是编程验证操作以确保数据已经被正确编程。此外，由于使用了高电压，所以闪烁芯片必须被设计为相对容许对未选择的存储器单元的无意编程。[0009]图2是示出图1中所示的存储器单元阵列中使用的与非(NAND)单元串的电路示意图。图2是两个与非存储器单元串的电路示意图。每个与非存储器单元串包括32个串联的浮栅存储器单元50 (每个连接到各自的字线WLO到WL31)、连接到位线54和第一浮栅存储器单元50之间的串选择晶体管52和连接到公共电源线(CSL)58和最后一个浮栅存储器单元50之间的接地选择晶体管56。串选择晶体管52的栅极接收串选择信号SSL，而接地选择晶体管56的栅极接收接地选择信号GSL。块的与非存储器单元串共用公共字线、串选择SSL和接地选择GSL信号线。本领域内公知所示的与非存储器串的结构和布置。
[0010]如前所述，根据本领域内的公知技术，首先擦除存储器阵列的与非存储器单元串。能够选择性地擦除与非存储器单元串的每一个块；从而可以同时擦除一个或者多个块。当成功擦除后，所有擦除的浮栅存储器单元50将具有负阈值电压。事实上，所有擦除的存储器单元50被设置为缺省逻辑状态，诸如例如逻辑“ I”。编程的存储器单元50将它们的阈值电压改变为正阈值电压，因此表示相反的“ O ”逻辑状态。
[0011]图3为典型闪烁存储器单元的横截面示意图。本领域内公知这样的单元的结构。通常，控制栅极60连接到字线，而浮栅62通过氧化物绝缘体61与所有其他节点隔离。电子(电荷载流子)通过浮栅62和衬底68之间的薄隧道氧化物63注入到浮栅62和具有源极64和漏极66的衬底68或从其流出。
[0012]图4是具有电荷陷阱的氮化物ROM单元的横截面示意图。本领域内也公知这样的单元。在氮化物ROM单元中，浮栅被消除，并且数据被置于非导电层72 (例如控制栅极70和具有源极74和漏极76的衬底78之间的氮化硅)的“保持腔”或者“电荷陷阱”中。最近，硅纳米晶体也已经被用作电荷陷阱。
[0013]总的来说，通过施加高电压到单元的栅极同时保持其源极和漏极端子接地来编程该单元。高电场使得存储器单元通道中的电子穿过栅极氧化物并且嵌入浮栅(公知为Fowler-Nordheim (F-N)隧道)中，从而增加了存储器单元的有效阈值电压。
[0014]由于一直增加的对于尺寸降低的需求以及增加数据存储的密度的期望，多电平FLASH (闪烁)单元现在被广泛使用。如名称所述，多电平单元每单元具有多于两个逻辑状态。存储两位信息的单个单元具有对应于浮栅(或者电荷陷阱)中存储的电荷电平的不同电平的四个逻辑状态。通常，能够存储N个二进制位的数据的多电平单元将具有2的N次方个状态或者逻辑电平。
[0015]但是，每一个浮栅晶体管具有阈值电压的某个总的范围，其中该晶体管可以被实际操作。该总的范围被划分为被限定用于存储器单元的状态的数量，包括考虑到一个状态与另一个状态的清晰区分。制造过程中的误差和装置的老化亦可以导致阈值电压的偏移。通过移动一个状态靠近下一个状态，这些偏移可以削弱单元状态的强度。同样，由于多电平被压缩到一个固定的总的范围内(例如，固定的电源电压范围)，所以对这些偏移的允许量降低。
[0016]图5是对于多电平闪烁存储器单元的阈值电压(Vt)分布图。同样示出中间参考电压。这个特定图示出能够存储2位数据的闪烁存储器单元的阈值。因此，每个多电平闪烁存储器单元必须存储四个阈值电压的一个。在这个现有技术的方案中，由负阈值电压表示的擦除状态位于擦除电压域内。所有的擦除的存储器单元将缺省具有这个负阈值电压。剩余的三个状态必须被编程，并且它们对应的阈值电压为正数值并位于编程电压域内。在此例中，擦除电压域在O以下，而编程电压域在O伏特之上。这个方案的问题是每一个状态所要求的分布的紧密度和这些状态之间的距离。
[0017]编程典型地通过页面完成，意味着连接到同一字线的块中的所有的存储器单元50被选择在同时通过写数据(逻辑“O”)被编程。剩余的存储器单元因此在编程期间未被选择。由于在编程之前存储器单元开始于擦除的状态(逻辑“ 1”)，仅用逻辑“O”编程的存储器单元应该经历对于促进F-N隧穿必须的高电场。但是，由于存储器阵列的物理连接，沿着同一字线的所有的存储器单元接收同样的高电压编程电平。结果，有可能擦除的存储器单元将具有它们无意地偏移的阈值电压。这被称为编程干扰，其在闪烁存储器领域内公知。当多个电平被压缩到一个固定的电压范围内时，该问题在多电平单元中更加显著。
[0018]诸如Vt窗、Vt距离和Vread距离的多个参数是确定图5中所示的多电平闪烁存储器的读/写速度、可靠性和寿命的关键参数。这三个参数互相影响:在2位单元的情况中，由于这三个单元状态存在于具有正Vt的编程电压域中，所以多电平闪烁存储器中的单元Vt窗和单元Vt距离比单电平闪烁存储器中的单元Vt窗和单元Vt距离更紧密。如果单元Vt窗较宽，则单元Vt距离较窄。这降低了读取感应裕度并且最终导致不能感应相邻单元状态。换句话说，Vt交迭乃至相邻单元状态之间的最小Vt距离导致设备故障。
[0019]当Vt处于相邻参考电压的一半时，Vt状态的强度或者安全裕度最大。可以指定对于限定单元Vt窗的每一 Vt状态的较高限和较低限。例如，在图5中，单元状态O处于较低限VLO (-3伏)和较高限VUO (-2伏)之间。单元状态I处于较低限VLl (0.3伏)和较高限VUl (0.8伏)之间。典型地，多电平闪烁存储器中的单元Vt窗处于0.5到1.0伏之间。理想的，窄单元Vt窗优选用于状态的较好的限定和区分。
[0020]单元Vt距离被限定为一个单元状态的阈值电压范围的Vt的较低限和前一个单元状态的阈值电压范围的Vt的较高限之间的Vt差值。例如，单元状态2和单元状态I之间的Vt距离为1.5-0.8=0.7伏。典型地，多电平闪烁存储器单元中的单元Vt距离处于0.7到1.0V之间。显然，优选较大的单元Vt距离。
[0021]也期望Vread距离尽可能地高，即读出传输电压和全编程状态的更高限之间的距离尽可能地高。例如，在图5中，Vread距离是5.5-3.3=2.2伏。但是，为了存储器单元的最优性能，由于高Vread能够导致干扰,所以优选较低的Vread。因此,在Vread距离和Vread值之间存在一个折衷。而且，可用的固定的电源电压范围可以确定最大的Vread值。
[0022]此外，随着重写(擦除和编程)周期的数量的增加，由于所捕获电荷带来的隧道氧化物退化，单元Vt窗变得更宽。同样，读出传输电压Vread应该更低，以最小化对于所选择串中的未选择单元的读出干扰。但是，为了适应编程电压域中的三个单元状态(在2位单元中)，Vread距离必须被维持至少大于VU3。这增加了 Vread的电平。
[0023]为了紧密控制编程单元的Vt，增量阶跃脉冲编程(ISPP)已经被提议并且广泛用在闪烁存储器中。图6为示出施加于字线用于编程阈值电压的编程脉冲的数量相对于每一个脉冲的大小之间的关系的图。通常，当每一编程脉冲的步长小时，能够获得紧密阈值电压分布。但是，由于需要更多的编程脉冲，所以其权衡的是编程时间。
[0024]对于单元Vt分布，具有以上现有技术方案的多电平闪烁存储器中的累积的编程/擦除周期典型地导致以下描述的公知的问题。
[0025]重复的电荷迁移导致电子被捕获到浮栅和电介质中，这削弱了单元的编程和擦除特性。随之，随着擦除-编程周期的数量的增加，单元需要逐步更高的编程和擦除电压?’导致对于单元上的擦除-编程周期的数量的限制。
[0026]由于小的单元Vt距离，多电平单元中的数据保持特性将显著降低。而且，由于对于给定状态的Vt分布较大，编程的单元的最大Vt较高。较高的Vt需要较高的编程电压Vpgm，并且由于隧道氧化物上的较大的电场，其不利地影响数据保持特性。而且，多电平单元中所需的较高的Vt需要较高的Vread。这在读出操作期间(即由更高Vread对于未选择存储器单元的软编程)导致对于所选择与非单元串中的未选择存储器单元的读出干扰。
[0027]此外，因为不能降低通过包括存储器单元的所有晶体管的电场，所以对于多电平闪烁存储器中的读和写操作的较高电压需求不能随着装置尺寸变化而变化。
[0028]因此，多电平闪烁存储器单元的寿命相对短，典型地仅有10000个周期。这显著短于对于每单元单 个位的闪烁存储器装置的100000个周期的限制。
【发明内容】
[0029]本发明的目的是用来消除或者减轻先前多电平闪烁存储器单元装置的至少一个缺陷。例如，本发明通过在擦除和编程电压域中分布编程阈值电压来改进闪烁存储器单元的耐久性。
[0030]在第一方面，本发明提供一种闪烁存储器装置。所述闪烁存储器装置包括具有按行和列布置的存储器单元的存储器阵列和行控制逻辑。所述存储器阵列具有按行和列布置的存储器单元，其中，每一个存储器单元是可擦除的以具有擦除电压域中的擦除阈值电压并且是可编程的以具有擦除电压域中的编程电压阈值。在编程验证和读出操作期间，行控制逻辑利用正电压和负电压的其中一个选择性地驱动连接到存储器单元的栅极端子的字线。在本方面的实施例中，所述闪烁存储器装置还包括正电压发生器和负电压发生器，其中，所述正电压发生器提供正电压到所述行控制逻辑，并且所述负电压发生器提供负电压到所述行控制逻辑。
[0031]根据本方面的实施例，每个存储器单元是可编程的以具有编程电压域中的编程阈值电压，并且所述擦除电压域包括负的阈值电压，而所述编程电压域包括正的阈值电压。在本实施例中，每个存储器单元是可编程的以存储对应于第一、第二、第三和第四阈值电压的两位数据，其中第一阈值电压和第二阈值电压位于所述擦除电压域中，并且所述第三阈值电压和所述第四阈值电压位于所述编程电压域中。所述第一阈值电压可对应于所述擦除阈值电压。
[0032]在第二方面中，本发明提供一种用于验证配置在与非串中的擦除的存储器单元的阈值电压的方法。所述方法包括将耦合到所述与非串的位线预充电到第一电压电平；施加参考电压到连接到与非串的擦除的存储器单元的所有字线用于耦合所述位线到第二电压电平；并且感应位线中的电压电平改变。
[0033]根据本发明的实施例，所述第一电压电平为正电压，并且所述擦除的存储器单元具有擦除电压域中的擦除阈值电压，而所述参考电压处于所述擦除电压域中。所述参考电压可以大于所述擦除阈值电压，并且小于所述擦除电压域中的编程阈值电压。在本实施例的另一个方面中，如果在所述位线中没有感应到电压电平改变，则擦除所述存储器单元，并且预充电、施加参考电压和感应所述存储器单元的步骤被重复。[0034]在第三方面，本发明提供一种用于编程被最初擦除以具有擦除电压域中的第一阈值电压的闪烁存储器单元的方法。所述方法包括改变所述闪烁存储器单元的所述第一阈值电压为第二阈值电压，所述第二阈值电压处于所述擦除电压域中。所述改变的步骤可包括偏置连接到所述闪烁存储器单元的位线到编程电压电平，之后利用预定数量脉冲驱动连接到所述闪烁存储器单元的字线，每一脉冲具有预定的步长。
[0035]根据本方面的实施例，验证所述第二阈值电压并且如果所述闪烁存储器单元不具有第二阈值电压则重复所述改变的步骤。所述验证的方法包括预充电连接到所述闪烁存储器单元的位线到第一电压电平，利用所述擦除电压域中的参考电压驱动连接到闪烁存储器单元的字线，并且感应所述位线中的电压电平改变。所述参考电压可大于所述第一阈值电压并且小于所述第二阈值电压。在另一个实施例中，所述闪烁存储器单元和多个闪烁存储器单元形成与非串，并且所述驱动的步骤还包括利用传输电压驱动连接到多个闪烁存储器单元的字线。
[0036]在第四方面中，本发明提供一种用于读出可编程的以具有擦除电压域阈值电压或者编程域阈值电压的闪烁存储器单元的方法。所述方法包括通过施加擦除电压域参考电压到所述闪烁存储器单元的栅极端子并且感应连接到所述闪烁存储器单元的位线电压来确定擦除阈值电压和擦除电压域阈值电压的其中一个；存储所述闪烁存储器单元的逻辑状态；通过施加另一个参考电压到所述栅极端子并且感应连接到所述闪烁存储器单元的位线电压来确定所述擦除电压域阈值电压和编程域阈值电压的其中一个；并且更新所述逻辑状态。
[0037]在第五方面中，本发明提供一种闪烁存储器装置。所述闪烁存储器装置包括具有存储器单元的存储器阵列，每一个存储器单元是可擦除的以具有擦除电压域中的阈值电压，并且是可编程的以具有擦除电压域中的至少一个阈值电压电平和编程电压域中的至少另一个阈值电压。
[0038]根据本方面的实施例，所述擦除电压域包括负的阈值电压，并且所述编程电压域包括正的阈值电压，并且，每个存储器单元是可编程的以存储对应于第一、第二、第三和第四阈值电压的多位数据。第一阈值电压和第二阈值电压可以位于所述擦除电压域中，并且所述第三阈值电压和所述第四阈值电压可以位于所述编程电压域中。在替代实施例中，所述擦除电压域包括正的阈值电压，并且所述编程电压域包括负的阈值电压。
[0039]在本方面的另一个实施例中，所述闪烁存储器装置还包括用于响应行地址来利用负电压和正电压选择性驱动字线的行控制逻辑。所述闪烁存储器装置还可以包括用于提供正电压的第一电压发生器和用于提供负电压的第二电压发生器。所述行控制逻辑包括用于接收正电压和负电压的行译码器，所述行译码器响应所述行地址来提供行信号，所述行控制逻辑还包括用于响应使能信号来传输所述行信号的字线驱动器。在又一个实施例中，所述行控制逻辑包括用于响应块地址来提供所述使能信号的块译码器，所述使能信号具有所述正电压和所述负电压的其中一个。
[0040]对本领域普通技术人员来说，当结合附图阅读本发明具体实施例的下面描述时，本发明的其他方面和特征将变得清楚。
【专利附图】
【附图说明】[0041]参考附图，将仅通过示例方式来描述本发明的实施例，其中:
[0042]图1是典型的闪烁存储器装置的框图；
[0043]图2是与非单元串的电路示意图；
[0044]图3是典型的闪烁存储器单元的横截面示意图；
[0045]图4是具有电荷陷阱的氮化物ROM单元的横截面示意图；
[0046]图5是对于现有技术的多电平闪烁存储器单元的阈值电压(Vt)分布图；
[0047]图6是示出施加于字线用于编程阈值电压的编程脉冲的数量相对于每一个脉冲的大小之间的关系的图；
[0048]图7是示出对于能够存储2位数据的闪烁存储器单元的阈值电压分布的本发明的示例性实施例；
[0049]图8是示出对于能够存储3位数据的闪烁存储器单元的阈值电压分布图的本发明的替代实施例；
[0050]图9是根据本发明的实施例的对于多电平闪烁存储器装置的行电路的框图；
[0051]图10是图9所示的块译码器和字线驱动器电路的电路示意图；
[0052]图11是图9所示的行译码器电路的电路示意图；
[0053]图12是示出用于执行擦除验证操作的方法的流程图；
[0054]图13是示出根据本发明的实施例的用于编程多个阈值电压的方法的流程图；
[0055]图14是示出根据本发明的实施例的编程验证方法的流程图；和
[0056]图15是示出根据本发明的实施例的用于读出数据的方法的流程图。
【具体实施方式】
[0057]总的来说，对于多电平闪烁单元本发明的多个方面提供具有优化Vt窗和最大Vt距离的阈值电压分布方案，同时将Vread维持在较低的电平。在一个实施例中，通过编程擦除电压域中的至少一个单元状态(例如，以负的Vt值)来实现。
[0058]图7是本发明的示例性实施例。图7示出对于能够存储2位数据的多电平闪烁存储器单元的阈值电压分布。在本实施例中，存在位于具有擦除状态(单元状态0，对应于数据“11”)的擦除电压域中的一个编程状态(单元状态1，对应于数据“10”)。因此，存在位于擦除电压域中的两个单元状态和编程电压域中的两个单元状态(单元状态2，对应于数据“01”和单元状态3，对应于数据“00”)。通过编程擦除电压域中的这个状态，得到不同的益处。首先，由于状态之间的Vt距离增加，相对于具有相同Vt窗的现有技术装置，耐久性被立刻增加。第二，通过最小化Vt窗以编程速度的代价，耐久性被进一步增加。第三，Vt距离和Vt窗需求被放宽，以提供优于现有技术装置的改进的编程性能，但是具有相同的耐久性。此外，可以降低对于未选择单兀的Vread电压,例如,从5.5伏的典型值降到4.8伏。图7示出示例的VL值和VU值，但对于每一状态可以设定任意的VL和VU。
[0059]在传统方法中，诸如结合图5描述的阈值电压方案，单元状态O具有负的Vt(擦除电压域)，而剩余的三个单元状态(状态1、2和3)具有正的Vt (编程电压域)。在如图7所示的本实施例的阈值电压方案中，单元状态O和I具有负的Vt，而单元状态2和3具有正的Vt。擦除电压域和编程电压域中的单元状态的数量相等，并且因此该方案被称为“平衡的” Vt分布方案。[0060]这个平衡的单元Vt分布方案提供至少以下的益处:由于单元状态的分离，每一状态的Vt窗可被加宽，因此改进了编程速度。单元Vt距离被最大化，这将极大地改进数据保持和耐久性。该方案进一步降低编程电压Vpgm和编程传输电压Vpass，允许随着装置几何构形变化而变化。这又使得降低了 Vread电压，结果是其提供了对于由传统高Vread值通常遭遇的读出干扰的更高抗扰性。虽然图7是对于每单元2位装置的示例Vt分布，但是存储任意数量个位的单元将从本发明的实施例获益。
[0061]图8为本发明的替代实施例。图8示出对于能够存储3位信息(即，8个不同状态)的多电平闪烁存储器单元的阈值电压分布图。应该注意到，在图8的实施例中，8个可能状态中的正好一半处于擦除电压域中，而另一半处于编程电压域中。在另一个替代实施例中，可能五个状态在擦除电压域中，或者三个状态在擦除电压域中，或者具有至少两个状态在擦除电压域中的其它组合。
[0062]如前对于图6所讨论，ISPP被用作编程对应于多电平闪烁存储器单元的不同状态的期望的阈值电压。因为所有的存储器单元被从擦除状态编程到期望的阈值电压，所以ISPP利用施加到擦除的闪烁存储器单元的控制栅的增加的较大的电压脉冲逐渐地移动该擦除的闪烁存储器单元的负的阈值电压。该增量步长和脉冲的数量确定了编程的闪烁存储器单元的最终的阈值电压。根据本发明的实施例，通过设定脉冲数量和脉冲的步长来获得期望的负的阈值电压，从而实现擦除电压域中的编程状态。在图6的例子中，基于所选择的脉冲步长，通过使用2个和3个脉冲之间，获得-2V的阈值电压。一旦擦除域编程状态已经被编程，则根据已知的技术编程剩余的编程域状态。注意，由于从擦除状态偏移的阈值电压相对小，用于编程擦除域状态的步长可以小且不影响编程速度。
[0063]任一编程操作的一部分是编程验证操作，被用作检查数据已经被正确编程。例如，在编程操作期间，可以还没有设置期望的阈值电压。因此，存储单元要经过重新编程，直到编程验证清除了存储器单元，或者直到其确定该单元有缺陷。一旦编程验证操作清除了存储器单元，则可以读出数据。根据本发明的实施例，以正的和负的电压二者执行编程验证和读出操作。
[0064]表1示出在使用图5的单元Vt`分布方案的传统多电平闪烁存储器中编程期间的读出、验证和控制编程的单元Vt期间的`区分每一单元状态的所选择字线和未选择字线的偏置条件。表2示出根据本发明的方面的可编程的以在擦除电压域中具有至少两个状态的多电平闪烁存储器中编程验证和读出期间的所选择字线和未选择字线的偏置条件。
[0065]表1
[0066]
【权利要求】
1.一种用于验证耦合到位线的闪烁存储器单元的编程状态的方法，包括: 使用负的参考电压驱动连接到所述闪烁存储器单元的字线； 如果所述位线的电压电平响应于处于所述负的参考电压的字线而改变，则确定未能将所述闪烁存储器单元编程到所述编程状态。
2.根据权利要求1所述的方法，还包括:在驱动所述字线之前将所述位线预充电到所述电压电平。
3.根据权利要求1所述的方法，其中，所述确定包括响应于处于所述负的参考电压的字线在所述闪烁存储器单元导通时感应所述位线的电压电平的改变。
4.根据权利要求1所述的方法，其中，所述编程状态对应于第一单元状态，并且所述负的参考电压大于与所述闪烁存储器单元的第二单元状态对应的负的阈值电压。
5.根据权利要求4所述的方法，其中，所述第二单元状态对应于擦除状态。
6.根据权利要求4所述的方法，其中，所述第二单元状态对应于另一个编程状态。
7.根据权利要求1所述的方法，其中，所述编程状态具有由较低电压限和较高电压限定义的阈值电压范围，所述较高电压限大于所述较低电压限，所述较低电压限是负的电压。
8.根据权利要求7所述的方法，其中，所述较高电压限是另一个负的电压。
9.根据权利要求7所述的方法，其中，所述较高电压限是正的电压。
10.根据权利要求3所述的方法，其中，所述编程状态对应于第一编程状态，并且所述闪烁存储器单元可编程到第二编程状态，所述第二编程状态具有大于所述较高电压限的阈值电压。
11.一种存储器装置，包括: 具有按行和列布置的存储器单元的存储器阵列，每一个存储器单元是可擦除的以具有负的擦除阈值电压并且是可在编程操作中编程的以具有至少一个负的编程阈值；以及字线驱动器，其使用用于在编程操作期间将所述负的擦除阈值电压改变到所述至少一个负的编程阈值电压的编程电压来选择性地驱动连接到存储器单元的栅极端子的字线。
12.根据权利要求11所述的存储器装置，其中， 每一个存储器单元是可编程的以具有正的编程阈值电压。
13.根据权利要求11所述的存储器装置，其中， 每一个存储器单元存储与2N个阈值电压对应的N位的数据，其中N是至少为2的整数值。
14.根据权利要求13所述的存储器装置，其中，所述2N个阈值电压中的第一部分具有负的阈值电压，并且所述2N个阈值电压中的第二部分具有正的阈值电压。
15.根据权利要求14所述的存储器装置，其中， 所述2N个阈值电压中的第一部分中的一个具有负的阈值电压， 所述第一部分包括所述2N个阈值电压中的一半， 所述第一部分包括所述2N个阈值电压中的一半以上，或者 所述第一部分包括所述2N个阈值电压中的不到一半。
16.根据权利要求12所述的存储器装置，其中， 所述存储器阵列中的至少一个存储器单元是可编程的以具有第一单元状态和第二单兀状态中的一个，所述第一单兀状态具有在负电压和正电压之间的阈值电压范围内的阈值电压。
17.根据权利要求16所述的存储器装置，其中，所述第二单元状态具有第二阈值电压，所述第二阈值电压小于所述第一单元状态的阈值电压。
18.根据权利要求17所述的存储器装置，其中， 所述第一单元状态对应于擦除状态或编程状态，并且所述第二单元状态对应于另一个编程状态， 所述第一单元状态对应于第一编程状态并且所述阈值电压范围是第一阈值电压范围，并且所述第二单元状态对应于第二编程状态，所述第二编程状态具有在第二阈值电压范围内的第二阈值电压，所述第二阈值电压范围低于所述第一阈值电压范围，或者 所述第二单元状态对应于擦除状态。
19.根据权利要求18所述的存储器装置，还包括:具有擦除阈值电压范围的擦除状态，所述擦除阈值电压范围低于所述第二阈值电压范围。
20.根据权利要求19所述的存储器装置，其中，所述至少一个存储器单元可编程到第三编程状态，所述第三编程状态具有大于所述第一阈值电压范围的第三阈值电压范围。
21.一种用于在闪烁存储器单元中存储数据的方法，其特征在于: 擦除所述闪烁存储器单元以具有擦除状态，所述擦除状态具有负的阈值电压， 编程所述闪烁存储器单元以具有编程状态的第一部分中的任意一个，所述编程状态的第一部分不同于具有负的阈值电压的擦除状态和具有正的阈值电压的编程状态的第二部分。`
22.根据权利要求21所述的方法，其中，所述闪烁存储器单元存储2N个状态中的任意一个，其中N是至少为2的整数值。
23.根据权利要求22所述的方法，其中， 2N个状态中的一半具有负的阈值电压并包括编程状态的第一部分和所述擦除状态， 2N个状态中的一半以上具有负的阈值电压并包括编程状态的第一部分和所述擦除状态， 2N个状态中的不到一半具有负的阈值电压并包括编程状态的第一部分和所述擦除状态，或者 所述编程包括使用编程电压来驱动连接到所述闪烁存储器单元的字线，用于将与所述擦除状态对应的负的阈值电压改变到与编程状态的第一部分和编程状态的第二部分中的任意一个对应的正的阈值电压。
【文档编号】G11C16/12GK103531238SQ201310460506
【公开日】2014年1月22日 申请日期:2007年9月12日 优先权日:2006年9月13日
【发明者】金镇祺 申请人:莫塞德技术公司