用于三维存储器构造的基于层的存储器控制器优化的制作方法
相关申请的交叉引用
本申请要求于2016年8月11日提交的申请号为62/373,883、名称为“wlgroupingforhardreadthresholdoptimization(用于硬读取阈值优化的wl分组)”、代理所档案号为098645-1020595-sk035-p的美国临时专利申请的优先权，该临时专利申请的全部被共同地转让并且通过引用而明确地并入本文以用于所有目的。
背景技术：
固态存储器被普遍地用于包括例如消费者电子装置(例如，蜂窝电话、照相机、计算机等)的各种电子系统和企业计算系统(例如，硬盘驱动器、随机存取存储器(ram)等)中。由于延迟、吞吐量、抗冲击性、封装和其它考虑因素，固态存储器比机械存储器存储技术或其它存储器存储技术更受欢迎。成本是能够广泛采用固态存储器用于生产和/或采用的一个考虑因素。包括较小的平版印刷、多状态单元的使用以及三维存储器构造的先进的制造技术已经降低固态存储器的价格。然而，这些先进的制造技术可能对固态存储器的其它属性产生不期望的影响。例如，由于越来越密集的制造技术可靠性或速度可能会受损。因此，在固态存储器领域需要改进。
技术实现要素：
本文公开了一种提高使用三维存储器构造执行的存储器操作的准确性和可靠性的技术。例如，可以关于确定三维存储器构造的一个或多个存储器单元的状态使用增加的准确性和可靠性。通过提高这种读取操作的准确性，可以例如通过减少可能消耗系统资源和/或降低固态存储器的可靠性的不必要的附加读取操作的使用来提高固态存储器的速度，从而提高存储器单元的寿命。
如本文所使用的，术语三维存储器是指使用沉积技术制造存储器，其中存储器单元以依次的层的方式被沉积/堆叠。例如，存储器单元可以被布置成平面阵列，平面阵列被布置成堆叠。可以通过一个在另一个上依次形成平面阵列来形成堆叠。可以形成三维构造的存储器的示例包括闪速存储器(例如，nand、nor、单层单元(slc)、多层单元(mlc)、三层单元(tlc))、交叉点存储器、相变存储器、铁电存储器、磁阻存储器等。
与二维(平面)构造相比，三维存储器构造已经被开发以例如增加存储器装置和/或电路管芯的密度。然而，三维存储器构造技术可能由于例如制造的不一致性或相对复杂的迹线布线(tracerouting)而将多种不一致性引入到存储器中，以适应三维存储器构造的增加的密度。这些不一致性可能通过例如降低读取操作或写入操作的准确性或可靠性来影响存储器操作。本文公开的技术可以被用于将三维存储器构造中的不一致性纳入考虑，并且最终减少使用三维存储器构造的存储器操作的不期望的影响。
在某些实施例中，公开了一种将三维存储器构造的层之间的不一致性纳入考虑的技术。该技术可以被用于自适应地识别和/或考虑三维存储器构造的制造缺陷。该技术可以基于存储器单元被设置在其内的层在存储器构造中自适应地选择电压、电流或其它标准以用于访问具体的存储器单元。
公开了一种包含包括存储器单元的平面阵列的存储器的技术，其中平面阵列被布置成堆叠的层，每个层各自包括平面阵列中的一个平面阵列。该技术可以包括使用联接到存储器的控制器。控制器可以被配置成选择存储器单元中的一个存储器单元来对其执行操作。控制器还可以被配置成确定层的哪一个层中设置有存储器单元中的一个存储器单元。控制器还可以附加地被配置成基于其中设置有存储器单元中的一个存储器单元的层的一个层来选择用于执行操作的参考电压。控制器还可以被配置成使用为层中的一个层选择的参考电压来执行操作。
控制器可以被配置成从存储在装置上的一些离散参考电压中的一个离散参考电压中选择参考电压。一些离散参考电压可以是离散参考电压的一些组中其中一个，离散电压的组中的每一个对应于存储器单元的组中的各个组。存储器单元的组中的每一个可以包括在相同的电路管芯内的存储器单元。一些离散参考电压中的每一个可以对应于层的子集。操作可以是读取操作，其包括：基于参考电压将从存储器单元中的一个读存储器单元读取的电压与阈值电压进行比较；或者基于参考电压将电压施加到存储器单元以读取存储在其中的值。
可以基于一个或多个条件选择参考电压，该条件一个或多个条件包括以下条件中的至少一个：存储在存储器单元中的一个存储器单元内的数据的保留时间或存储器单元中的一个已经受的编程擦除循环的数量。操作可以是写入操作，其包括基于参考电压来选择电压以写入存储器单元中的一个存储器单元。层的每一个可以对应于各个字线。可以基于存储器单元中的一个存储器单元对应的字线确定层中的一个。可以基于存储器单元的一个或多个条件选择参考电压。该一个或多个条件包括以下条件中的至少一个：存储在存储器单元中的一个存储器单元内的数据的保留时间或存储器单元中的一个存储器单元已经受的编程擦除循环的数量。
控制器可以进一步被配置成从一个或多个离散参考电压的集合中选择参考电压，基于一个或多个条件从一些集合中选择该集合。存储器单元可以是闪速存储器单元。可以使用沉积技术来制造多个层，其中多个层中的每一个层被依次沉积。存储器单元可以均被配置成存储三个或更多个离散状态，三个或更多个离散状态中的每一个离散状态对应于由相应的存储器单元存储的值。操作可以是读取操作，以确定存储器单元是否处于三个或更多个离散状态中的其中一个。控制器可以被配置成基于三个或更多个离散状态中的一个离散状态从一些离散参考电压中的一个离散参考电压中选择参考电压。
附图说明
可以通过参照以下附图来理解各个实施例的性质和优点。在附图中，相似的部件或特征可以具有相同的附图标记。进一步地，可以通过用短划线和区分相似部件的第二标记并和附图标记一起来区分相同类型的各种部件。如果仅第一附图标记被用于说明书中，则描述可适用于具有相同第一附图标记的相似部件中的任何一个，而无论第二附图标记无关。
图1a示出平面存储器构造的简化框图；
图1b示出图1a的存储器构造的截面图；
图2a示出三维存储器构造的截面图；
图2b示出图2a的三维存储器构造的简化框图；
图3包括根据某些实施例的存储器构造的各种图；
图4包括用于说明本公开关于存储器层之间的趋势的特征的图；
图5包括用于说明本公开关于存储器单元条件之间的趋势的特征的多个图；
图6是示出根据某些实施例的存储器控制器的操作的简化流程图；
图7是示出本公开的一些特征的简化流程图；以及
图8是示出根据本发明的可被用于实施各个实施例的设备的简化框图。
具体实施方式
图1a示出包括平面存储器构造104的系统100。平面存储器构造104能够是可以使用沉积技术制造的二维存储器构造。如图所示，控制器102可以与平面存储器构造104接口连接。控制器102可以被配置成确定(即，读取)平面存储器构造104的一个或多个存储器单元114-130的状态。控制器102和平面存储器构造104可以例如被集成到一个装置(诸如固态硬盘驱动器)中。控制器102可以被配置成写入到存储器单元114-130中的一个或多个。可以并行地并且以任意组合执行读取操作和写入操作。虽然未示出，控制器102可以经由总线(例如，外围组件接口(pci))与中央处理单元(cpu)接口连接。控制器102可以包括处理器(x86、arm等)、缓冲器、驱动器、可编程逻辑装置、专用集成电路(asic)等。控制器102可以与存储器(未示出)接口连接以加载和/或实施固件或其它指令，使得当由控制器102执行该固件或其它指令时，其可以将控制器102配置为在平面存储器构造104和外部装置之间提供接口。
平面存储器构造104可以包括例如闪速存储器。为了确定由闪速存储器单元存储的值，控制器102可以(例如，通过生成电压或命令待生成的电压)引起存储器单元上的电压。如果闪速存储器单元在施加电压之后导通，则控制器102可以确定闪速存储器单元存储了值。作为简单的示例，闪速存储器单元的导通状态可以指示存储器单元存储了逻辑1。如果存储器单元在施加电压时不导通，则控制器102可以确定存储器单元存储了逻辑0。某些闪速存储器单元可以用于存储一些状态中的一种。例如，闪速存储器单元可以存储3种、4种、8种或其它数量的状态。作为一个示例，当施加特定阈值电压时，闪速存储器单元可以导通。例如，0.5v阈值可以对应于八种状态中的第二状态。在该示例中，如果0.5v或更高电压被施加到存储器单元，则存储第二状态的闪速存储器单元可以导通。类似地，0.8v阈值可以对应于八种示例状态中的第三状态。这样，如果0.8v或更高电压被施加到闪速存储器单元，则存储第三状态的闪速存储器单元可以导通。
例如，控制器102可以被配置成依次施加电压，以确定闪速存储器单元的状态。例如，控制器102可以经由数模转换器来依次施加增加的电压和/或命令联接到闪速存储器单元的数模转换器生成依次增加的电压。随着电压被增加以确定存储器单元的状态，控制器102还可以确定特定存储器单元在什么电压下导通。用于确定存储器单元的状态的施加电压可以被称为参考电压。虽然提供0.5v和0.8v作为两个示例性阈值电压以确定存储器单元的状态，但是对于所有存储器单元，这些阈值可以不是静态的。例如，考虑到其中设置有存储器单元的层或存储器单元的各种条件，阈值可以浮动或以其它方式不同。如果参考电压不改变，则不同的阈值电压可能引起错误，例如，如果恒定的参考电压被施加到具有不同阈值电压的存储器单元(例如，施加0.6伏的参考电压以确定针对一个状态具有0.5v阈值的第一存储器单元的状态和针对相同状态具有0.7v阈值的第二存储器单元的状态)。因此，为具体的存储器单元选择适当的参考电压可以减少由于存储器单元之间的不同阈值电压而产生的错误。
例如，当设置在平面存储器构造104内的存储器单元的数量增加时，存储器构造(例如，平面存储器构造104)内的存储器单元的可寻址性可能很耗时。例如，用于寻址存储器单元114-130中的每一个的一个控制模式可以是用于在控制器102和存储器单元114-130中的每一个之间提供相应的唯一控制线。然而，这种模式可能导致大量不必要的痕迹、驱动、读出(sense)等。如图所示，行和列寻址可用于确定平面存储器构造104的具体的存储器单元的值。例如，控制线106a-c和110可以用作列驱动器(其也可以被称为位线)。控制线110可以是公共地线。当控制线106a被驱动时，电压可以被施加到存储器单元114、120和126。类似地，存储器单元116、122和128可以通过控制线106b通电(energize)，并且存储器单元118、124和130可以通过控制线106c通电。控制线112a-112c可以被认为是行驱动器(或字线)。当控制线112a通电时，存储器单元114、116和118可以通电。类似地，控制线112b可以对应于存储器单元120、122和124并使其通电，并且控制线112c可对应于存储器单元126、128和130并使其通电。
读出放大器132、134和136可以经由控制线108a-108c连接到各个存储器单元。作为示例使用情况，控制器102可以执行读取操作以确定存储器单元120的状态。这样，控制器102可以依次提供一个或多个阈值电压(如本文公开的关于多状态存储器单元)以确定存储器单元120的状态。如果存储器单元120是闪速存储器单元并且对应于一个或多个阈值电压中的一个而导通，则可以通过将各种电压施加到存储器单元120来确定存储器单元120的状态。然而，如图所示，存储器单元114和126可以沿着控制线(位线)106a与存储器单元120串联。为了防止存储器单元114和126干扰存储器单元120的读取操作，可以利用选择的电压使控制线(字线)112a和112c通电，以确保存储器单元114和126导通，而不管其中存储的值。这种电压可以被称为通过电压。以这种方式，即使存储器单元126和114可以与控制线106a和读出放大器132之间的存储器单元120电串联，也可以通过读出放大器132来仅对存储器单元120确定存储器单元120的状态。
在某些实施例中，集成电路(或集成电路管芯)可以包括控制器102并且单独的集成电路(或集成电路管芯)可以包括存储器构造104。在某些实施例中，存储器构造104可以被包括在含有用于驱动各个控制线(例如，控制线106a-c和/或112a-c)的读出放大器132-136和/或电压发生器的集成电路中。例如，控制器102可以被包括在可以经由数字接口联接到包括存储器构造104的集成电路的集成电路中。数字接口可以命令包括在含有存储器构造104的集成电路中的电压发生器生成电压以驱动包含在其中的控制线。例如，电压发生器可以是数模转换器。类似地，来自读出放大器132-136的反馈可以经由联接两个集成电路的数字接口传输到控制器102。
图1b示出平面存储器构造104的截面图。平面存储器构造104可以被包括在集成电路管芯或封装内。提供图1b以便于理解术语二维存储器(如图1a和图1b所示)与三维存储器(如图2a和图2b所示)及其之间的差异。如图所示，存储器单元114、116和118可以被设置在平面存储器构造104的层140内。层140可以被制造在衬底138的顶部上。层140可以通过将材料依次沉积或蚀刻到衬底138上而形成。此外，各种迹线(trace)106和112可以被制造到平面存储器构造104内，以容纳例如各个控制线106a-106c和112a-112c。
图2a示出三维存储器构造204的截面图。三维存储器构造204在操作上可以类似于平面存储器构造104。然而，三维存储器构造204可以包括多个层240、242和244，每个层可以包括相应的存储器单元(214-218、250-254和256-260)。此外，控制线的布线可能由于同一封装内的存储器单元的数量增加而变得更加复杂。例如，在三维存储器构造204中，三个单独集合的控制迹线212、206和262可以被用于寻址构造内的具体的存储器单元。控制迹线212、206和262可以通过衬底238来布线。因此，除了行控制线和列控制线(位线和字线)之外，由于三维存储器构造204在平面存储器构造104基础上附加维度，可能需要控制线(选择线)的第三集合来寻址具体的存储器单元。在某些实施例中，控制线的第三集合可能不被三维存储器构造使用。例如，三维构造的层可以对应于将从存储器构造读取的存储器单元的其它子集的页面。在某些实施例中，字线可以选择三维层构造的层。
应当理解的是，由于空间限制，在三维存储器构造中的存储器单元之间的控制线的布线可以是重要的。可以使用微小的平版印刷(例如，14nm、10nm或7nm)来制造存储器装置。虽然这些降低的平版印刷特征尺寸可以增加存储器单元和迹线的密度，但是工艺变化可能变得越来越显著。例如，随着平版印刷特征尺寸减小，1nm的变化变得更加显著。随着用于制造存储器构造的存储器单元的层的数量逐渐增加，工艺变化可以堆叠和/或增加层之间的可变化性。因此，工艺变化越来越有助于三维存储器构造中的存储器单元之间的电差异。此外，连接存储器单元的迹线也受到相同的工艺变化的影响。因此，随着三维存储器构造变得更加致密，包括更多的层等，每个存储器单元的阻抗的可变化性也可以逐渐增加。不同层中的存储器单元可能会由于阻抗差异、控制光布线差异或与三维存储器构造相比的其它差异而显示出电差异。
图2b示出包括三维存储器构造204的系统200。系统200以类似于系统100的方式进行操作，但是包括附加的复杂性以将三维存储器构造204在平面存储器构造104上的附加层纳入考虑。控制器202可以类似于控制器102，并且读出放大器232-236可以类似于读出放大器132-136。存储器单元214-230可以类似于存储器单元114-130。
层240、242和244中的每一个在功能上可以单独地等同于平面存储器构造104。然而，如本文所公开的，三维存储器构造204可以包括控制线262的附加集合，以使得能够寻址存储器单元的适当层240、242或244。换言之，控制线206a-206c、212a-212c中的一个和控制线262中的一个可以通电以寻址三维存储器构造204的存储器单元中的一个。例如，存储器单元214-230可以设置在层240内。层242-244中的每一个还可以包括存储器单元(未示出)。使控制线262中的一个通电可以使存储器单元的相应集合(例如，包括来自层240、242和244中的每一个的一个存储器单元的集合)通电。
系统200仅是用于寻址三维存储器构造内的各个存储器单元的系统的一个示例。应当理解的是，可以以各种方式布置三维存储器构造(或二维存储器构造)的存储器单元。例如，控制线(例如字线、位线，选择线或其它)可以使三维存储器构造的整个层通电。控制线可以使一个层中的存储器单元的集合或以任何组合的方式设置在若干层中的存储器单元通电。本文公开的技术可以应用于三维存储器构造，而不管存储器单元的控制线的配置如何。
图3示出存储器构造300的一些不同视图。图302包括可以对应于图1a至图2b的特征的存储器单元的假设(notional)配置。例如，图302的bl1-bl3可以是可以对应于控制线106a-106c的位线。wl<0>至wl<n>可以是可以对应于控制线112a-112c的字线。读出放大器可对应于读出放大器132-136。诸如晶体管308的晶体管均可对应于平面存储器单元104中的一个。晶体管中的每一个可以存储多个值作为相应的模拟电压。例如，存储器单元中的每一个可以存储四个值中的一个并且可以表示为两位值(例如，0b00、0b01、0b10或0b11)。因此，存储在存储器单元中的数据可以由相应的最低有效位(lsb)和最高有效位(msb)表示。字线的lsb和msb可以形成相应的lsb页面或msb页面。如图所示，页面-0可以形成wl<0>的lsb页面，页面-2可以形成wl<0>的msb，页面-1可以形成wl<1>的lsb等。如本文所公开的，读取参考电压的各个值可以应用于相应的字线，以便确定存储在lsb页面或msb页面中的数据的相应值。
如图所示，使得晶体管导通的电压(vpass)可以被施加到wl<n>、wl<2>和wl<0>中包含的晶体管的栅极。具有施加的vpass的晶体管的状态由图304示出。所示的是示例性nand闪速存储器，其可以包括浮动栅极晶体管，该浮动栅极晶体管具有连接到字线的控制栅极(cg)以及连接到相邻存储器单元的源极和漏极。通过源极和漏极的电流可以由位线感应。因此，字线可以被定义为电联接到模拟存储器单元的晶体管的栅极，并且位线可以被定义为电联接到晶体管的源极或漏极。
存储在浮动栅极中的电荷量可以确定晶体管的阈值电压以使晶体管导通，并且因此确定存储在其中的值。如图304所示，vpass可以引起隧道以形成通过源极和漏极之间的衬底。如图306所示，参考电压(例如，va、vb和vc)可以被施加到浮动栅极(fg)的cg。如果参考电压足够，隧道(类似于隧道310)可以通过衬底被引起并且浮动栅极可以导通。
可以通过将单个参考电压(例如，vb)感应到字线上来读取lsb页面。如果字线的晶体管导通，则相应的读出放大器可以确定晶体管处于由晶体管存储的数据包括设置的lsb的状态。以类似的方式，逐渐升高的参考电压可以被施加到字线以确定msb页面。然而，根据存储器的配置，可能需要施加两个电压以确定是否设置晶体管的msb。例如，可以施加在接地参考电压和vb之间的电压，并且依次地，施加在vb和vpass之间的电压。根据晶体管是否在施加各种参考电压时导通，可以确定晶体管的lsb和msb。
在通过可以在浮动栅极和相应的衬底之间产生电隧道的福勒-诺德海姆(fowler-nordheim(fn))隧穿效应的读取操作或写入操作期间，电荷可以被注入到浮动栅极中。fn隧道可以由通过隧道的电场触发，并且可以与施加到cg的电压和存储在浮动栅极中的电荷量成比例。如本文所公开的，在读取操作期间，可以在除了正被读取的存储器单元之外的存储器单元(例如，当读取如图1b所示的存储器单元120-124时的存储器单元114-118和126-130)上引起感应。
图1a至图3示出使用nand存储器的实施例，其中表示存储器单元的若干晶体管可以串联连接。例如，位线可以连接若干晶体管之间的源极和漏极。字线可以联接到晶体管的栅极。在nor存储器中，每个存储器单元可以具有直接连接接地而不是连接到存储器单元的另一晶体管的漏极。由于地线和/或位线的减少，与nor存储器构造相比，nand存储器构造可能产生更密集的存储器构造。
图4示出说明本公开的特征的图表400。如本文所公开的，三维存储器构造的制造可以在构造内引入各种物理变化。此外，如本文所公开的，确定存储器单元的值或将值写入存储器单元可以包括利用特定电压使存储器单元通电。通过制造三维存储器构造引入的物理不一致性可以影响从三维存储器构造的存储器单元读取或写入到三维存储器构造的存储器单元的功能。
图表400示出用于考虑这种不一致性的阈值电压。在水平轴上是多层三维存储器构造的层索引(layerindex)。在竖直轴上是参考电压，其可以被用作例如将值读取或写入到存储器单元的基准线或作为电压的偏移。如图所示，参考电压可以在三维存储器阵列的层之间显著变化。例如，在该示例中，层24、线0k的参考电压可以接近-1.5v，而对于相同线的层10的参考电压可以接近-1.15v。鉴于许多存储器装置可以在4.4v阈值或更低阈值处操作，这种变化可能变得显著。使用本文公开的技术，当对三维固态存储器构造执行存储器操作时，可以将这些变化纳入考虑，从而提高读取操作、写入操作或其它操作的准确性。
此外，图表400示出一些不同的线，每条线对应于相应存储器单元的各种条件。例如，最下面的线被示为对应于0k编程擦除循环(pec)。闪速存储器单元或其它存储器单元可以在其(例如，由pec)写入时劣化。当存储器单元劣化时，从存储器单元准确地读取或准确地写入存储器单元所需的电压可能改变。图表400示出了特定的三维存储器构造，其特征为在各种数量的pec之后根据每个层索引所需的参考电压。如图所示，即使存储器的各种其它条件(例如，pec)改变，每个层索引的参考电压趋势也可以在三维存储器构造的层中一致。其它条件可以包括数据保留时间、存储器温度、电源电压变化等。使用本文公开的技术，层索引可以被用于修改施加到三维存储器构造中的存储器单元的电压。可以基于存储器单元的一个或多个条件(诸如pec)来进一步修改电压。
本文公开的技术可以包括将层索引直接映射到参考电压。然而，如图4所示，参考电压可以被分组成几个相应的电压。例如，参考电压-1.2至-1.4可以被分组成-1.4的值。通过以这种方式使电压分组，可以对每层的最佳参考电压和/或其它条件聚类。当确定层索引的最佳参考电压时，聚类可以被用于最小化控制器开销。例如，假设一个太字节的固态硬盘驱动器具有8千字节页面和每层三个页面，则三维存储器构造的每层的参考电压的存储可以是诸如缓冲器的400兆字节的主存储器。本文公开的聚类技术可以被用于最小化存储参考电压所需的存储空间和/或用于计算参考电压的处理器开销。
聚类层索引与存储器单元条件的一个示例如下表1所示。表1对应于图表400，其中图表400的每条线对应于表1的行。在表1中，每个层索引已经被聚类成三个簇(列举成1-3)中的一个。簇的每一个可以对应于离散的参考电压。此外，如图所示，当操作条件改变时，例如，分配层的簇可以被修改，以考虑由于操作条件而导致的设置在层中的存储器单元的劣化。
表1：层索引的聚类
5k：{1,1,1,2,1,2,3,3,3,3,3,2,2,2,2,2,2,2,1,1,1,1,1,1}
3k：{1,1,1,2,2,2,3,3,3,3,3,2,1,2,2,2,2,2,1,1,1,1,1,1}
1.5k{1,2,2,2,2,3,3,3,3,3,3,2,2,2,2,3,2,2,2,1,2,1,1,1}
0k：{1,2,2,2,2,3,3,3,3,3,3,1,1,3,3,3,3,2,2,1,1,1,1,1}
图5示出图表500的集合。图表中的每一个对应于存储器单元的各种状态(列举为pv1至pv7)的参考电压的直方图。因此，图表400的每个竖直列表示公共存储器状态。图表400的每个水平行表示不同的操作条件(0-5kpec)。每个直方图包括对应于相应层索引的参考电压。每个图表的竖直轴表示沿着水平轴对应于参考电压的层的百分比。如图所示，分布可以根据存储器单元的状态而变化。例如，状态pv1的分布比状态pv7的分布变化更大。
图表500的趋势可用于修改或优化所公开的聚类技术。例如，本文公开的每个簇可以对应于离散电压的集合，其中集合中的每一个对应于存储器单元状态。此外，更多的参考电压/簇可以被分配给某些存储器单元状态，以考虑参考电压变化的差异。并且，当存储器单元的各种操作条件改变时，各种参考电压/参考电压的数量可以被修改。
使用本文公开的技术，可以最小化读取存储器单元的错误率和由使用三维存储器构造的其它操作产生的错误，而不会对相应的存储器控制器造成不必要的负担。如本文所公开的，使用聚类技术可以缓解存储器控制器存储和/或确定过多数量的参考电压。表2至表4显示在若干技术之间量化错误率的结果。表2示出使用管芯参考的参考电压(例如，单个参考电压用于单个存储器管芯)从受到各种pec影响的存储器单元的集合确定各个位的错误率。表3示出使用利用聚类层参考的参考电压的公开的技术的示例性结果。如图所示，在管芯级参考电压下可以实现40％的错误率降低。表4示出将层索引直接映射到相应参考电压的结果。如图所示，表3和表4之间的错误率差异小于5％。然而，如本文所公开的，聚类技术导致更少的存储和处理开销。
表2：具有管芯级最佳读取参考电压的原始错误率
表3：使用聚类读取参考电压的原始错误率
表4：使用读取参考电压和层索引之间的直接映射的原始错误率
图6是示出根据本公开的某些实施例的生成参考电压的方法的简化流程图600。例如，可以通过控制器202实施流程图600的技术。例如，可以在初始启动固态硬盘驱动器或其它存储器装置时启动流程图600的技术。在602中，控制器可以访问三维存储器堆叠的层上的一个或多个存储器单元。存储器单元可以使用本文公开的控制线(例如，位线、字线、选择线等)。如本文所公开的，在其中相同层内的存储器单元类似地响应施加的电压的某些三维存储器构造中可以观察到趋势。因此，可以为层选择存储器单元的子集。在604中，可以将数据的测试模式写入层中的一个或多个存储器单元。
在606中，可以读取存储器单元并且根据测试模式验证其中的数据。如本文所公开的，可以将一个或多个参考电压施加到一个或多个存储器单元以读取包含在其中的数据。当从该层的一个或多个存储器单元读取时，这些参考电压可以由控制器选择并递增，以便确定具有不会导致不可接受的高错误率的高可能性的阈值参考电压。例如，阈值电压可以针对层内的各种存储器单元递增(或递减)，直到通过使用测试数据模式确定错误(或不可接受的高错误率)。如果使用例如聚类，则可以将施加到最终导致错误(或不可接受的高错误率)的存储器单元的电压范围的平均值用作存储器单元的参考电压。否则，可以自己使用该电压范围。在608中，如果已经测试存储器的所有层，则可以作出确定。否则，方法可以进行到602和后续步骤直到所有层被测试。
在610中，如果已经测试所有层，则可选地，可以执行聚类来聚类层和/或参考电压。如本文所公开的，聚类可(例如，在层与参考电压之间)产生多对一关系。可以存储参考电压，使得涉及一个或多个存储器单元的后续操作可以使用参考电压。还如本文所公开的，存储器构造可以是通过字线可寻址的层。因此，可以存在多对一关系以用于(可以对应于各个层的)字线的聚类。流程图600的方法仅是使用本公开技术的一个示例性方法。应当理解的是，可以使用本公开的技术来执行各种其它写入操作、读取操作或其它操作。此外，应当理解的是，可以在测试的存储器管芯与控制器集成之前，在制造时执行流程图600的方法。例如，存储器管芯可以利用控制器可以稍后读取的参考电压信息来编码并且相应地确定参考电压。此外，如本文所公开的，可以基于一个或多个存储器单元条件来偏移和/或调整参考电压。例如，可以在存储器装置的初始供电和记录的参考电压时执行流程图600的方法。例如，当通过各个pec写入存储器时，可以调整参考电压。
图7是示出本公开的技术的简化流程图700。例如，可以通过控制器202执行流程图700的技术。在702中，可以选择存储器单元中的一个来对其执行操作。存储器单元可以被布置为平面阵列的堆叠，每个平面阵列对应于堆叠的各个层。如本文所公开的，操作可以是读取操作、写入操作或其它操作。在704中，可以确定其中设置有存储器单元中的一个的层中的一个。可以通过确定访问一个或多个存储器单元所需的控制线、存储器地址和层之间的映射或其它来确定该层。在706中，基于其中设置有存储器单元中的一个的层的一个来选择用于执行操作的参考电压。参考电压可以是绝对参考电压或偏移。可以基于查找表、经由变换或其它来确定参考电压。如本文所公开的，可以通过将若干层聚类在一起并将参考电压分配到聚类的层来为层确定参考电压。在708中，可以使用从层中的一个选择的参考电压来执行操作。如本文所公开的，操作可以是读取操作、写入操作或其它操作。存储器单元可以是闪速存储器单元或其它类型的存储器单元。
图8是示出可以被用于实施根据本发明的各个实施例的设备的简化框图。图8仅是结合本发明的实施例的说明并且不限制如权利要求所述的本发明的范围。本领域普通技术人员将认识到其它变化、变型和替换方案。在一个实施例中，计算机系统800通常包括监视器810、计算机820、用户输出装置830、用户输入装置840、通信接口850等
如图8所示，计算机820可以包括经由总线子系统890与多个外围装置通信的处理器860。这些外围装置可以包括用户输出装置830、用户输入装置840、通信接口850以及诸如随机存取存储器(ram)870和磁盘驱动器880的存储子系统。
用户输入装置840可以包括用于向计算机系统820输入信息的所有可能类型的装置和机制。这些装置和机制可以包括键盘、小键盘、结合到显示器中的触摸屏、诸如语音识别系统的音频输入装置、麦克风和其它类型的输入装置。在各个实施例中，用户输入装置840通常被实现为计算机鼠标、轨迹球、轨迹板、操纵杆、无线遥控器、绘图板、语音命令系统、视线追踪系统等。用户输入装置840通常允许用户通过经由诸如点击按钮等的命令来选择出现在监视器810上的对象、图标、文本等。
用户输出装置830包括用于从计算机系统820输出信息的所有可能类型的装置和机制。这些装置和机制可以包括显示器(例如，监视器810)、诸如音频输出装置的非视觉显示器等。
通信接口850提供与其它通信网络和装置的接口。通信接口850可以用作从其它系统接收数据和向其它系统传输数据的接口。通信接口850的实施例通常包括以太网卡、调制解调器(电话、卫星、电缆、isdn)、(异步)数字用户线(dsl)单元、火线接口、usb接口等。例如，通信接口850可以联接到计算机网络、火线总线等。在其它实施例中，通信接口850可以物理地集成在计算机820的主板上，并且可以是诸如软dsl的软件程序等。
在各个实施例中，计算机系统800还可以包括使得在诸如http协议、tcp/ip协议、rtp/rtsp协议等的网络上能够通信的软件。在本发明的可选实施例中，也可以使用例如ipx、udp等的其它通信软件和传输协议。在一些实施例中，计算机820包括来自英特尔(intel)的一个或多个至强(xeon)微处理器作为处理器860。进一步地，在一个实施例中，计算机820包括基于unix的操作系统。
ram870和磁盘驱动器880是被配置成存储诸如本发明的实施例的包括可执行计算机代码、人类可读代码等的数据的有形存储介质的示例。其它类型的有形存储介质包括软盘、可移动硬盘、诸如cd-rom、dvd和条形码的光学存储介质、诸如闪速存储器的半导体存储器、只读存储器(rom)、电池支持的易失性存储器、网络存储装置等。ram870和磁盘驱动器880可以被配置成存储提供本发明的功能的基本编程和数据构造。
提供本发明的功能的软件代码模块和指令可以被存储在ram870和磁盘驱动器880中。这些软件模块可由处理器860执行。ram870和磁盘驱动器880还可以提供用于存储根据本发明使用的数据的存储库。
ram870和磁盘驱动器880可以包括多个存储器，其包括用于在编程执行期间存储指令和数据的主随机存取存储器(ram)和其中存储固定的非暂时性指令的只读存储器(rom)。ram870和磁盘驱动器880可以包括为编程和数据文件提供持久(非易失性)存储的文件存储子系统。ram870和磁盘驱动器880还可以包括诸如可移动闪速存储器的可移动存储系统。
总线子系统890提供使计算机820的各种部件和子系统按预期彼此通信的机制。虽然总线子系统890被示意性地示出为单个总线，但是总线子系统的可选实施例可以利用多个总线。
图8是能够实施本发明的计算机系统的代表。对于本领域普通技术人员显而易见的是，许多其它硬件和软件配置适于与本发明一起使用。例如，计算机可以是台式、便携式、机架安装或平板配置。另外，计算机可以是一系列联网计算机。进一步地，想到使用诸如pentiumtm或itaniumtm微处理器、来自超微半导体公司(advancedmicrodevices，inc.)的opterontm或athlonxptm微处理器等的其它微处理器。进一步地，可以想到诸如来自微软公司(microsoftcorporation)的
本发明的各个实施例可以以软件或硬件或两者的组合的形式实施。逻辑可以作为指令的集合被存储在计算机可读或机器可读的非暂时性存储介质中，该指令的集合适于引导计算机系统的处理器执行本发明的实施例中公开的步骤的集合。逻辑可以形成适于引导信息处理装置执行在本发明的实施例中公开的步骤的集合的计算机编程产品的部分。基于本文提供的公开内容和教导，本领域普通技术人员将理解实现本发明的其它方式和/或方法。
本文描述的数据结构和代码可以部分地或完全地存储在计算机可读存储介质和/或硬件模块和/或硬件设备上。计算机可读存储介质包括但不限于易失性存储器、非易失性存储、诸如磁盘驱动器、磁带、cd(光盘)、dvd(数字通用光盘或数字视频光盘)的磁性存储装置和光学存储装置、或能够存储代码和/或数据的现在已知或以后开发的其它介质。本文描述的硬件模块或设备包括但不限于专用集成电路(asic)、现场可编程门阵列(fpga)、专用或共享处理器和/或现在已知或以后开发的其它硬件模块或设备。
本文描述的方法和进程可以部分地或完全实施为存储在计算机可读存储介质或装置中的代码和/或数据，使得当计算机系统读取并执行代码和/或数据时，计算机系统执行相关联的方法和进程。方法和进程也可以部分或完全实施在硬件模块或设备中，使得当硬件模块或设备被激活时，其执行相关联的方法和进程。本文公开的方法和进程可以使用代码、数据和硬件模块或设备的组合来体现。
虽然为了清楚理解的目的已经详细地描述前述实施例，但本发明不限于所提供的细节。存在实施本发明的许多可选方法。所公开的实施例是说明性的而不是限制性的。
- 还没有人留言评论。精彩留言会获得点赞！