本实用新型涉及闪存存储器技术领域，更具体地涉及一种用于存储器的字线电压产生电路以及编程装置。
背景技术：
存储器是一种用来存储信息或数据的半导体元件，随着计算机微处理器的发展，通过软件执行的程序与操作也随之增加。因此，具有高存储容量存储器的需求也逐渐增加。
存储器通常分为易失性存储器(volatile memory)和非易失性存储器(non-volatile memory)。易失性存储器在断电状态下会丢失存储的数据，其示例包括静态RAM(静态随机存取存储器)、动态RAM(DRAM)、同步DRAM(SDRAM)等。相反地，非易失性存储器在断电状态下仍然保留存储的数据，其示例包括只读存储器(ROM)、可操作ROM (PROM)、电阻式RAM(RERAM)、铁电RAM(FRAM)等。
在非易失性存储器中，尤其是闪存存储器已经由于其固有的操作优势(诸如高存储容量、低噪声特性、低功耗和运行速度块)而被广泛应用。
根据存储单元阵列的结构，闪存存储器分为NOR闪存存储器和 NAND闪存存储器。
为了实现高存储容量存储器，一方面需要减小单个存储单元器件的体积，另一方面是在一个存储单元中存储多比特数据。为了实现在一个存储单元中存储多比特数据，就需要对存储单元的阈值电压的精确调节。图1示出根据现有技术的编程方法得到的存储单元的阈值电压分布示意图，水平轴表示存储单元的阈值电压，垂直轴表示存储单元的数量。如图1所示，根据现有技术的编程方法无法实现对存储单元的阈值电压的精确调节，因此得到的存储单元的阈值电压的分布宽度较宽，在存储多比特数据时不同电平的阈值电压分布可能会重叠，在存储单元中出现错误。
技术实现要素：
有鉴于此，本实用新型的目的在于提供一种用于存储器的字线电压产生电路和编程装置，可以精确控制存储单元的栅极电压，最终实现对存储单元阈值电压的精确调节。
根据本实用新型的一方面提供一种用于存储器的字线电压产生电路，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，其中，字线电压产生电路包括：电荷泵，用于基于第一时钟信号产生字线电压信号；第一时钟模块，用于提供第一时钟信号；选择模块，用于将字线电压信号提供至存储器的指定字线；以及调节模块，用于判断字线电压信号是否符合预设的条件，如果是则进入工作模式，否则进入调节模式，在调节模式下，关闭选择模块并控制第一时钟模块调节第一时钟信号，在工作模式下，禁止第一时钟模块调节第一时钟信号并开启选择模块。
优选地，调节模块包括：比较模块，将字线电压信号的爬升速度与参考电压信号的爬升速度进行比较，并输出比较结果信号；逻辑模块，用于当比较结果信号指示字线电压信号的爬升速度不等于参考电压信号的爬升速度时，关闭选择模块并控制第一时钟模块调节第一时钟信号，当比较结果信号指示字线电压信号的爬升速度等于参考电压信号的爬升速度时，禁止第一时钟模块调节第一时钟信号并开启选择模块。
优选地，逻辑模块包括与门，比较模块的比较结果信号被提供给第一时钟模块和与门，与门的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号给选择模块；比较结果信号在字线电压信号的爬升速度等于参考电压信号的爬升速度时具有高电平，否则具有低电平；启动信号为高电平有效；并且第一时钟模块设置成当接收到的比较结果信号为低电平时使能调节第一时钟信号的占空比，为高电平时禁止对第一时钟信号的调节。
优选地，逻辑模块包括：计数器，用于计算来自比较模块的比较结果信号具有低电平或高电平的次数；以及与门，与门的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号给选择模块，比较结果信号在字线电压信号的爬升速度等于参考电压信号的爬升速度时具有高电平，否则具有低电平，启动信号为高电平有效；第一时钟模块设置成根据次数来调节第一时钟信号的频率和/或幅度。
优选地，第一时钟模块包括振荡器。
优选地，选择电路包括译码器。
优选地，比较模块包括比较器。
优选地，调节模块还包括：第二时钟模块，用于提供比较模块工作的第二时钟信号。
根据本实用新型的第二方面提供一种用于存储器的编程装置，存储器包括成阵列排列的多个存储单元，其中每一行存储单元的栅极耦合到对应字线，每一列存储单元的漏极与对应的位线相连，其中，编程装置包括：上述的字线电压产生电路；以及位线电压产生电路，与存储器的位线相连，用于向存储器的位线提供位线电压信号。
根据本实用新型实施例提供的用于存储器的字线电压产生电路和编程装置，通过调节字线电压信号的爬升速度，精确控制存储单元的栅极电压，最终实现对存储单元阈值电压的精确调节，减小存储单元阈值电压的分布宽度。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的编程方法得到的存储单元的阈值电压分布示意图。
图2示出传统的存储器结构示意图。
图3示出根据本实用新型第一实施例的编程装置的结构示意图。
图4示出根据本实用新型第二实施例的字线电压产生电路的结构示意图。
图5示出根据本实用新型第三实施例的字线电压产生电路的结构示意图。
图6示出根据本实用新型第四实施例的编程方法的流程示意图。
图7示出根据本实用新型第五实施例的字线电压产生方法的流程示意图。
图8A示出使用图6的编程方法过程中存储单元的漏极电压变化示意图。
图8B示出使用图6的编程方法过程中存储单元的栅极电压变化示意图。
图9示出使用图6的编程方法得到的存储单元的阈值电压分布示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
图2示出传统的存储器结构示意图。
如图2所示，存储器100包括成阵列排列的多个存储单元，一列的存储单元Ca-Cn组成一个单元串120，每个单元串120耦合到对应的位线上，为了方便说明，图1只示出位线BL1-BL3。
每个单元串120包括串联耦合漏极选择晶体管DST(drain select transistor)、存储单元Ca、C1-Cn(n为正整数)以及源极选择晶体管(source select transistor)。漏极选择晶体管DST的漏极耦合到对应的位线上，源极选择晶体管SST的源极耦合到公共源极线DSL(common select line)。此外，漏极选择晶体管DST的栅极耦合到漏极选择线DSL(drain select line)，源极选择晶体管SST的栅极耦合到源极选择线SSL(source select line)。
多个存储单元的栅极耦合到对应的字线WL0-WLn(n为正整数)。如图1所示，存储单元Ca、Cb和Cc耦合到字线WL0上，形成一个页 110。
在存储器中，以页为单位将数据存储在特定的存储单元中，例如，不同的数据被同时存储在一个页110中包括的存储单元Ca、Cb和Cc中。
图3示出根据本实用新型第一实施例的编程装置的结构示意图。
如图3所示，编程装置包括字线电压产生电路200以及位线电压产生电路300。其中，字线电压产生电路200与存储器100的字线相连，用于向存储器100的字线提供字线电压信号。位线电压产生电路300与存储器100的位线相连，用于向存储器100的位线提供位线电压信号。
图4示出根据本实用新型第二实施例的字线电压产生电路的结构示意图。
如图4所示，字线电压产生电路200包括电荷泵210、第一时钟模块220、调节模块230以及选择模块240。
其中，电荷泵210包括在输入端和输出端之间依次级联的多个电压级(图中未示出)，每个电压级包括电容单元，电容单元的第一端接收第一时钟信号，第二端输出本级的输出电压。电荷泵210的输入端接收电源电压，电荷泵210用于在第一时钟信号的作用下在输出端提供大于电源电压的字线电压信号VWL。
第一时钟模块220用于提供电荷泵210工作的第一时钟信号。
选择模块240的第一输入端接收字线电压信号VWL，第二输入端接收控制信号，输出端与存储器100的字线WL0-WLn(n为正整数)相连接。当控制信号有效时，选择模块240根据设定程序选择存储器100中的一条字线，将字线电压信号VWL提供至该字线上，为与该字线相互耦合的存储单元的栅极充电。在本实用新型的一些实施例中，选择模块240 可以通过x译码电路来实现。
调节模块230用于判断字线电压信号VWL的爬升速度是否符合预设条件。当字线电压信号VWL的爬升速度符合预设条件时，进入工作模式，控制选择模块240将字线电压信号VWL提供至存储器100的字线上；当字线电压信号VWL的爬升速度不符合预设条件时，进入调节模式，关闭选择模块240并控制第一时钟模块220调节第一时钟信号。
其中，调节模块230包括比较模块231、逻辑模块232以及第二时钟模块233。比较模块231用于采集字线电压信号VWL和参考电压信号 Vref。比较模块231每隔一段时间采集电荷泵210提供的字线电压信号 VWL，得到电荷泵210提供的字线电压信号VWL爬升速度。将字线电压信号VWL的爬升速度与参考电压信号Vref的爬升速度进行比较，输出比较结果信号。
逻辑模块232用于在比较结果信号指示字线电压信号VWL的爬升速度不等于参考电压信号Vref的爬升速度时，关闭选择模块240并控制第一时钟模块220调节第一时钟信号，当比较结果信号指示字线电压信号 VWL的爬升速度等于参考电压信号Vref的爬升速度时，禁止第一时钟模块220调节第一时钟信号并开启选择模块240。
逻辑模块232包括与门U1，比较模块231的比较结果信号被提供至第一时钟模块220和与门U1，与门U1的第一输入端接收比较结果信号，第二输入端接收启动信号，输出端提供控制信号至选择模块240。在本实用新型的一些实施例中，比较结果信号在电压信号VWL的爬升速度与参考电压信号Vref的爬升速度相等时为高电平，否则为低电平。并且启动信号也是高电平有效。
其中，第一时钟模块220在接收到比较结果信号为低电平时，使能调节第一时钟信号的占空比，在比较结果信号为高电平时禁止对第一时钟信号的调节。
在本实用新型其他的一些实施例中，比较模块231包括比较器，第一时钟模块220可以采用振荡器。
第二时钟模块233用于提供比较模块231工作的第二时钟信号。
图5示出根据本实用新型第三实施例的字线电压产生电路的结构示意图。
如图5所示，字线电压产生电路400包括电荷泵410、第一时钟模块420、调节模块430以及选择模块440。其中，电荷泵410、第一时钟模块420、以及选择模块440与图3相同，在此不再赘述。
调节模块430包括比较模块431、逻辑模块432以及第二时钟模块433。逻辑模块432包括计数器N1和与门U1，计数器N1用于计算来自比较模块431的比较结果信号具有低电平或高电平的次数，第一时钟模块420用于根据计数器N1中的次数来调节第一时钟信号的频率和/或幅度。例如，在比较结果信号为低电平时，计数器N1的计数加1，第一时钟模块420根据该计数值加快第一时钟信号的频率和/或幅度。
图6示出根据本实用新型第四实施例的编程方法的流程示意图。
如图6所示，本实用新型提供的一种用于存储器的编程方法包括：
步骤S401，进行充电阶段，通过上述的字线电压产生电路向存储器的字线施加字线电压信号。
在字线电压信号爬升了预设时间后进入步骤S402，进行编程阶段，利用位线电压产生电路向存储器的位线施加位线电压信号。例如向存储单元的漏极加编程电压，在此编程电压的作用下对存储单元进行一段时间的编程。当然，本领域的技术人员也可以根据具体情况选择所加编程电压的电压值和编程时间。
步骤S403，编程结束后，进行编程检验，将存储单元的阈值电压与目标电压进行比较，当存储单元的阈值电压小于目标电压时，重复上述的充电阶段、编程阶段以及编程检验，直到存储单元的阈值电压大于/ 等于目标电压。
图7示出根据本实用新型第五实施例的字线电压产生方法的流程示意图。
如图7所示，本实用新型提供的字线电压产生方法包括：步骤S501，提供第一时钟信号；步骤S502，基于第一时钟信号产生字线电压信号；步骤S503，判断字线电压信号的爬升速度是否合适，在本实用新型的实施例中，将字线电压信号的爬升速度与参考电压信号的爬升速度进行比较，当字线电压信号的爬升速度与参考电压信号的爬升速度不相等时，进行步骤S504，调节第一时钟信号；当字线电压信号的爬升速度与参考电压信号的爬升速度相等，进行步骤S505，判断此时状态机是否就绪，若状态机就绪，则进行步骤S506，将字线电压信号提供至闪存存储器的字线，为与该字线耦合的存储单元的栅极充电。
图8A示出使用图6的编程方法过程中存储单元的漏极电压变化示意图。图8B示出使用图6的编程方法过程中存储单元的栅极电压变化示意图。
以下以与字线WL0相耦合的存储单元Ca为例对本实用新型提供的操作方法进行说明。
如图8A所示，本实用新型的编程方法包括多个编程过程，例如图 6示出了第一编程过程T1和第二编程过程T2，每个操作过程包括充电阶段、编程阶段和编程检验。
例如第一编程过程T1包括第一充电阶段T11、第一编程阶段T12 和第一编程检验T13，在第一充电阶段T11，通过向与存储单元Ca的栅极电连接的字线WL0施加字线电压信号向存储单元Ca的栅极充电，充电完成后，进行第一编程阶段T12，通过位线BL1向存储单元Ca的漏极施加位线电压信号对存储单元Ca进行编程。
优选地，通过位线BL1向存储单元Ca的漏极施加编程电压的电压值和时间可以调节，本领域的技术人员可以根据具体情况选择合适的电压和编程时间。
编程完成后进行第一编程检验T13，将此时存储单元Ca的阈值电压和目标电压进行对比。若阈值电压大于目标电压，则停止对存储单元Ca 的编程过程，若阈值电压小于目标电压，则进行第二编程过程T2，对存储单元Ca进行第二充电阶段T21、第二编程阶段T22和第二编程检验 T23，直到存储单元Ca的阈值电压大于/等于目标电压。
其中，如图8B所示，在第一充电阶段T11和第二充电阶段T21中，通过图4和/或图5示出的字线电压产生电路产生施加到存储单元Ca的栅极的字线电压信号。可通过调节电荷泵的时钟频率、时钟占空比和时钟电压中的至少一个来控制字线电压信号的爬升速度。
其中，在本实用新型其他的一些实施例中，在每个编程过程的充电阶段的字线电压信号的爬升速度不相同。
图9示出使用图6的编程方法得到的存储单元的阈值电压分布示意图。水平轴表示存储单元的阈值电压，垂直轴表示存储单元的数量。
如图9所示，通过精确控制存储单元栅极电压的爬升速度，可以实现对存储单元阈值电压的精确调节，减小存储单元阈值电压的分布宽度，最终实现在一个存储单元存储多比特数据。
综上所述，根据本实用新型提供的字线电压产生电路、字线电压产生方法、编程装置以及编程方法，通过调节字线电压信号的爬升速度，精确控制存储单元的栅极电压，实现对存储单元阈值电压的精确调节，可减小存储单元阈值电压的分布宽度，最终实现在一个存储单元单元中存储多比特数据。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。