具有减小的芯片尺寸的电阻性存储器器件及其操作方法与流程

本申请要求于2017年9月6日向韩国知识产权局提交的韩国专利申请第10-2017-0113949号的权益，其全部内容通过引用并入本文。

本发明构思涉及电阻式存储器器件，并且更具体地涉及具有减小的芯片尺寸的电阻式存储器器件及其操作方法。

背景技术：

由于需要生产更高容量和更低功率的存储器器件，正在研究具有非易失性的下一代存储器器件。作为这样的下一代存储器器件的例子，电阻式存储器器件可以具有诸如动态随机存取存储器(dram)的高集成度、闪存的非易失性以及静态ram(sram)的高速度等特性。电阻式存储器器件包括相变ram(pram)、磁性ram(mram)和电阻式ram(rram)。mram中的数据不是以电荷或电流的形式存储，而是由磁性存储元件存储。pram使用当电流通过单元时产生热量的电流通行(passage)引起的硫属化物玻璃在两种状态，即多晶和非晶之间变化的事实。rram通过改变电介质固态材料(通常被称为忆阻器(memoristor))的电阻来工作。

在电阻式存储器器件的写入及读取操作中，可将电流/电压提供至存储器单元。例如，在电阻式存储器器件的写入操作和读取操作中，字线需要由不同电平的字线电压驱动。然而，写入操作和读取操作之间的功率分离可能需要将芯片尺寸增加到不希望的尺寸。

技术实现要素：

本发明构思的至少一个实施例提供了一种通过管理字线功率而具有减小的芯片尺寸的存储器器件及其操作方法。

根据本发明构思的示例性实施例，提供了一种电阻式存储器器件，包括：电压发生器，其根据写入使能信号的激活而生成写入字线电压；开关电路，响应于写入使能信号输出写入字线电压和读取字线电压中的一个作为输出电压；字线功率路径，连接到开关电路以接收输出电压；以及根据施加到字线功率路径的电压驱动字线的字线驱动器，其中在写入使能信号激活之后的特定延迟之后开始接收写入命令，并且响应于所接收的写入命令在写入使能信号的激活时段执行写入操作。

根据本发明构思的示例性实施例，提供了一种电阻式存储器器件，包括：电压发生器，根据写入使能信号的激活生成写入字线电压；字线功率路径，其以可切换的方式连接到接收写入字线电压的第一节点和接收读取字线电压第二节点；字线驱动器，根据施加到字线功率路径的电压来驱动字线；以及控制逻辑，在写入使能信号的激活时段期间一起接收写入命令和读取命令，并且在激活时段期间执行与写入命令对应的写入操作和与读取命令对应的读取操作。

根据本发明构思的示例性实施例，提供了一种操作电阻式存储器器件的方法，包括：响应于写入使能信号的激活，由字线驱动器生成第一字线电压；响应于写入使能信号的激活，由字线驱动器将第一字线电压传送到字线功率路径；根据在写入使能信号的激活之后的特定延迟之后接收到的写入命令，由字线驱动器通过使用第一字线电压驱动字线来执行写入操作；根据在写入使能信号的激活时段期间接收到的至少一个读取命令，由字线驱动器通过使用第一字线电压来驱动字线来执行读取操作。

根据本发明构思的示例性实施例，提供了一种操作控制存储器器件的存储器控制器的方法。该方法包括：由存储器控制器激活写入使能信号并将写入使能信号提供给存储器器件；在写入使能信号被激活之后的特定延迟之后，由存储器控制器开始向存储器器件发送一个或多个写入命令；由存储器控制器在写入使能信号的激活期间发送至少一个读取命令；以及在完成一个或多个写入命令和至少一个读取命令的传输之后，由存储器控制器去激活写入使能信号。

根据本发明构思的示例性实施例，提供了一种存储器器件。该存储器器件包括：电阻式存储器、被配置为提供写入字线电压和低于写入字线电压的读取字线电压的电压发生器、存储器控制器和字线驱动器。存储器控制器被配置为在第一时段期间输出处于非激活状态的写入使能信号以及第一读取命令，在第二时段期间输出处于激活状态的写入使能信号以及第二读取命令，并且在第三时段期间维持写入使能信号处于激活状态，并输出写入命令。字线驱动器被配置为在第一时段期间将读取字线电压施加到电阻式存储器的字线以执行第一读取命令，在第二时段期间将写入字线电压施加到字线以执行第二读取命令，并且在第三时段期间将写入字线电压施加到字线以执行写入命令。

根据本发明构思的电阻式存储器器件及其操作方法的至少一个实施例，可以通过整体管理传输写入字线电压和读取字线电压的字线功率路径来减小芯片尺寸，并且由于可以执行读取操作而与写入使能信号的激活无关，所以可以提高存储器操作的效率。

附图说明

根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：

图1是示出根据本发明构思的示例性实施例的包括存储器器件的存储器系统的框图；

图2是示出图1的存储器器件的示例实现的框图；

图3是示出其中图2的存储器单元实现为自旋转移力矩mram(stt-mram)的示例的图；

图4是示出根据本发明构思的示例性实施例的存储器器件的具体操作的示例的电路图；

图5至图8是示出根据本发明构思的实施例的操作存储器系统的方法的流程图；

图9至图11是示出根据本发明构思的示例性实施例的存储器操作的波形图；

图12是示出根据本发明构思的示例性实施例的存储器器件的框图；

图13是示出根据本发明构思的示例性实施例的存储器控制器的框图；

图14是示出其中根据本发明构思的实施例的存储器器件被施加于应用处理器内部的存储器以及其外部的存储器的示例的框图；以及

图15是示出其中根据本发明构思的实施例的存储器器件被施加于数据处理系统的嵌入式存储器或存储卡的示例的框图。

具体实施方式

在下文中，将参照附图详细描述本发明构思的示例性实施例。

图1是示出根据本发明构思的示例性实施例的包括存储器器件的存储器系统的框图。存储器器件可以包括各种存储器单元，因为本发明构思不限于特定类型的存储器单元。在以下描述中，假定存储器器件是包括电阻式存储器单元的电阻式存储器器件。

参考图1，存储器系统10包括存储器控制器100和存储器器件200。存储器控制器100包括调度器110(例如，电路、微处理器、微控制器等)和写入使能信号发生器120(例如，信号生成电路)。另外，存储器器件200包括存储器单元阵列210、字线驱动器220和控制逻辑230(例如，控制电路)。在存储器单元阵列210包括电阻式存储器单元的情况下，存储器系统10可以被称为电阻式存储器系统。

存储器控制器100可以控制存储器器件200，以使得响应于来自主机host(例如主机装置)的写入/读取请求，读取存储器器件200中存储的数据或将数据写入存储器器件。具体而言，存储器控制器100可以通过向存储器器件200提供地址addr、命令cmd和控制信号ctrl来控制关于存储器器件200的数据写入和读取操作。另外，要写入的数据data和要读取的数据data可以在存储器控制器100与存储器器件200之间传输和接收。例如，命令cmd可以包括读取和写入命令，并且地址addr可以是存储器单元阵列210内的从其读取数据或将数据写入其内的位置。

存储器单元阵列210可以包括布置在其中多个字线与多个位线相交的区域中的存储器单元(未示出)。另外，多个存储器单元中的每一个可以是存储一位的单级单元(slc)，或者能够存储至少2位数据的多级单元(mlc)。或者，存储单元阵列210可以包括组合在一起的单级单元和多级单元。当存储器单元阵列210包括电阻性存储器单元时，取决于写入到一个存储器单元的位的数量，存储器单元可具有多个电阻电平的分布。

存储器单元阵列210可以包括各种电阻式存储器单元。例如，当可变电阻元件包括相变材料(ge-sb-te，gst)并且具有随温度变化的电阻时，电阻式存储器器件可以是pram。作为另一例子，当可变电阻元件包括顶电极、底电极以及其间的复合金属氧化物时，电阻性存储器器件可以是reram。在另一示例中，当可变电阻元件包括顶磁电极、底磁电极以及其间的电介质时，电阻式存储器器件可以是mram。

调度器110根据来自主机host的请求管理写入和读取操作。基于调度器110的控制，写入命令cmd_w和读取命令cmd_r可以被提供给存储器器件200。因此，存储器控制器100可以确定将写入命令cmd_w和读取命令cmd_r提供给存储器器件200的定时(timing)。另外，当提供多个写入命令cmd_w或读取命令cmd_r时，存储器控制器100可确定提供写入命令cmd_w的时段或提供读取命令cmd_r的时段。

写入使能信号发生器120可以生成写入使能信号cp_on并将写入使能信号cp_on提供给存储器器件200。根据一个实施例，写入使能信号cp_on被包括在上述的控制信号ctrl中。根据一个实施例，写入使能信号cp_on在写入命令cmd_w被实际提供给存储器器件200之前被激活。也就是说，在写入使能信号cp_on被激活之后的特定延迟之后，写入命令cmd_w被提供给存储器器件200。

写入使能信号cp_on可以具有特定的激活时段。作为示例，存储器控制器100可以连续地向存储器器件200提供多个写入命令cmd_w。例如，存储器控制器100可以连续地向存储器器件200提供至少两个写入命令cmd_w，而没有任何其他中间命令。或者，存储器控制器100可以非连续地将多个写入命令cmd_w提供给存储器器件200。例如，存储器控制器100可以在两个写入命令cmd_w之间提供插入的读取命令cmd_r。另外，写入使能信号cp_on可以在提供第一写入命令cmd_w之前被激活，并且可以被维持在激活状态中，至少直到提供最后的写入命令cmd_w。也就是说，写入使能信号cp_on可以至少在执行对应于多个写入命令cmd_w的写入操作时保持在激活状态。

根据一个实施例，当写入使能信号cp_on被激活时，存储器控制器100向存储器器件200提供一个或多个读取命令cmd_r。因此，当写入使能信号cp_on被激活时，写入命令cmd_w和读取命令cmd_r可以一起被提供给存储器器件200，并且存储器器件200可以在写入使能信号cp_on被激活时，一起执行写入操作和读取操作。

字线驱动器220在数据的写入和读取操作中向存储器单元阵列210的字线提供字线电压。存储器器件200可以包括生成写入字线电压和读取字线电压的电压发生器(未示出)。作为示例，存储器器件200可以分离包括生成写入字线电压的写入电压发生器和生成读取字线电压的读取电压发生器。根据一个实施例，写入电压发生器响应于写入使能信号cp_on而操作。另外，根据实施例，读取电压生成器无论写入使能信号cp_on如何或者基于写入使能信号cp_on操作。

控制逻辑230可控制存储器器件200的整体操作。举例来说，控制逻辑230可通过响应于写入命令cmd_w和读取命令cmd_r而控制存储器器件200中的各种组件来执行写入操作及读取操作。作为操作的示例，上面阐述写入电压生成器可响应于写入使能信号cp_on而生成写入电压。可选地，响应于写入使能信号cp_on，控制逻辑230可以生成与电压生成有关的内部控制信号，并且写入电压生成器可以响应于内部控制信号生成写入电压。

下面描述如上所述配置的存储器器件200的操作的示例。

存储器器件200可以通过公共字线功率路径(例如，导线、导电路径等)来传输写入字线电压和读取字线电压，而不需要分离传输写入字线电压的电力线和传输读取字线电压的电力线。作为例子，响应于写入使能信号cp_on的激活，写入字线电压由写入电压发生器生成并施加到字线功率路径。另一方面，当写入使能信号cp_on被去激活时，读取字线电压被施加到字线功率路径。

在一个实施例中，在写入使能信号cp_on激活之后的特定延迟之后，存储器器件200从存储器控制器100接收写入命令cmd_w。在一个实施例中，写入字线电压具有比读取字线电压更高的电平，并且写入电压生成器可以包括诸如电荷泵的电路以生成具有更高电平的写入字线电压。也就是说，由于存储器器件200在写入使能信号cp_on的激活之后的特定延迟之后接收到写入命令cmd_w，所以可以通过使用具有充分增加的电平的写入字线电压来驱动字线来执行写入操作。

另外，当写入使能信号cp_on被激活时，存储器器件200还可以接收一个或一个以上读取命令cmd_r，且可通过使用施加于字线功率路径的写入字线电压来驱动字线来执行读取操作。也就是说，在写入使能信号cp_on被激活的同时，写入操作和读取操作可以一起执行，并且在这里，可以在写入和读取操作中通过使用相同的写入字线电压来驱动字线。

在一个实施例中，当写入使能信号cp_on被去激活时，存储器器件200从存储器控制器100仅接收读取命令cmd_r。响应于写入使能信号cp_on的去激活，可以将读取字线电压施加到字线功率路径，并且可以通过使用读取字线电压驱动字线来执行读取操作。

根据如上所述操作，当写入使能信号cp_on被激活时，可以通过使用写入字线电压来执行数据写入和读取操作。另一方面，当写入使能信号cp_on被去激活时，可以通过使用读取字线电压来执行数据读取操作。也就是说，写入操作仅在写入使能信号cp_on被激活时被执行，而读取操作可以无论写入使能信号cp_on的激活/去激活而被执行。在一个实施例中，用于读取操作的驱动字线的电压具有取决于写入使能信号cp_on是否被激活而变化的电平。

根据上述的实施例，可以使用公共字线功率路径而不需要为了写入和读取操作而彼此分离功率路径。另外，因为使用公共功率路径，所以可以使用公共驱动电路而不需要分离用于驱动字线的写入驱动和读取驱动。通过上述配置，可以减小用于实现存储器器件的芯片尺寸。

存储器控制器100和存储器器件200可以被集成到一个半导体器件中。例如，存储器控制器100和存储器器件200可以被集成到一个半导体器件中并且因此构成存储卡。例如，存储器控制器100和存储器器件200可以被集成到一个半导体器件中，并由此构成pc卡(pcmcia)、小型闪存卡(cf)、智能媒体卡(sm/smc)、记忆棒、多媒体卡(mmc，rs-mmc或mmcmicro)、sd卡(sd、minisd或microsd)或通用闪存(ufs)。

存储器器件200可以应用于各种其他类型的存储器。作为示例，存储器器件200可以是内置在诸如应用处理器(ap)之类的半导体芯片中的嵌入式存储器。或者，存储器器件200可以是内置于包括主机的数据处理系统中的嵌入式存储器。

下面描述可以如上所述配置的存储器器件200的具体操作的示例。图2是示出图1的存储器器件的示例实线的框图。

参照图1和图2，存储器器件200包括存储单元阵列210、字线驱动器220、开关块(switchblock)240(例如开关电路)以及第一电压发生器251和第二电压发生器252。如图2所显示的，存储器器件200还可以包括与图1的控制逻辑230和内存操作有关的其他组件。存储器单元阵列210包括布置在其中多个字线wl1至wlm与多个位线bl1至bln相交的区域中的存储器单元mc。另外，字线驱动器220包括对应于字线wl1至wlm布置的多个驱动电路wd1至wdm。

字线驱动器220包括传输写入字线电压vol_w和读取字线电压vol_r的字线功率路径wpp。另外，第一电压生成器251生成写入字线电压vol_w，并且第二电压生成器252生成读取字线电压vol_r。此外，开关块240可以包括一个或多个开关(例如电源开关)，接收写入字线电压vol_w和读取字线电压vol_r，并且基于开关操作选择性地提供写入字线电压vol_w或读取字线电压vol_r到字线功率路径wpp。每个驱动电路wd1至wdm电连接至字线功率路径wpp，并且根据通过字线功率路径wpp传输的电压来驱动对应的字线。

根据一个实施例，响应于写入使能信号cp_on的激活，第一电压发生器251生成写入字线电压vol_w。另外，第二电压发生器252生成读取字线电压vol_r而不管写入使能信号cp_on如何。尽管在图2中未示出，如果第二电压发生器252响应于写入使能信号cp_on的去激活而生成读取字线电压vol_r，则写入使能信号cp_on被提供给第二电压发生器252。

开关块240可以响应于写入使能信号cp_on来执行切换操作。作为示例，当写入使能信号cp_on被激活时，开关块240将写入字线电压vol_w提供给字线功率路径wpp。在一个实施例中，当写入使能信号cp_on被去激活时，开关块240将读取字线电压vol_r提供给字线功率路径wpp。在示例性实施例中，使用单个电压发生器来生成写入字线电压vol_w和读取字线电压vol_r。

参照第一字线wl1，下面描述根据本发明构思的实施例的写入和读取操作。

在一个实施例中，写入命令cmd_w在写入使能信号cp_on被激活之后的特定延迟之后被接收，并且第一驱动电路wd1可以通过使用施加到字线功率路径wpp的写入字线电压vol_w来驱动第一字线wl1，由此数据被写入到连接到第一字线wl1的存储单元mc。在一个实施例中，在写入使能信号cp_on的激活的时段期间接收至少一个读取命令cmd_r，并且第一驱动电路wd1通过使用写入字线电压vol_w来驱动第一字线wl1，由此从连接到第一字线wl1的存储单元mc读取数据。

另一方面，读取字线电压vol_r可在写入使能信号cp_on的去激活的时段中被提供给字线功率路径wpp，在去激活时段期间可接收至少一个读取命令cmd_r，并且第一驱动电路wd1可以通过使用读取字线电压vol_r来驱动第一字线wl1，由此从连接到第一字线wl1的存储单元mc读取数据。

图3是示出了其中图2的存储器单元被实现为自旋转移力矩磁阻随机存取存储器(stt-mram)的示例的图。

参照图1至图3，存储器单元mc包括磁性隧道结(mtj)元件211和单元晶体管ct。单元晶体管ct的栅极连接到字线(例如，第一字线wl1)，并且单元晶体管ct的一个电极经由mtj元件211连接到位线(例如，第一位线bl1)。另外，单元晶体管ct的另一个电极连接到源极线sl。

mjt元件211包括自由层211_1、隧道层211_2和固定层211_3。固定层211_3的磁化方向可以被固定，并且取决于条件，自由层211_1的磁化方向可以与固定层211_3的磁化方向相同或相反。为了固定固定层211_3的磁化方向，例如，mtj元件211中还可以包括反铁磁层(未示出)。

为了将数据写入到存储单元mc，通过将上述的写入字线电压vol_w提供给第一字线wl1来使单元晶体管ct导通，并且可以将写入电流wc1和wc2施加到第一位线bl1和源线sl。另外，为了从存储单元mc读取数据，通过将如上所述的写入字线电压vol_w或读取字线电压vol_r提供给第一字线wl1，来使单元晶体管ct导通，并且从第一位线bl1向源极线sl施加读取电流，由此根据测量的电阻值确定存储在mtj元件211中的数据。

当mram被施加于本发明构思的实施例时，mram可对应于各种类型。例如，mram可以理解为除了上述的stt-mram之外，包括自旋转移转矩ram(stt-ram)、自旋转矩传递磁化转换ram(自旋ram)、自旋动量转移(smt-ram)和其他各种类型的mram的概念。

图4是示出了根据本发明构思的示例性实施例的存储器器件的具体操作的示例的电路图。在图4中，假定存储器器件是包括mtj元件的mram，并且在图4中所示的部件中，将省略与上述实施例相同的组件的说明。

参考图4，存储器器件300包括存储器单元阵列310、字线驱动器320(例如，驱动电路)、开关块330和写入字线电压生成器340。由于存储器器件300对应于mram，所以除了字线wl和位线bl之外，存储器单元阵列310还可以包括源极线sl。

作为示例，写入字线电压生成器340可以包括电荷泵，并且可以基于电荷泵送操作生成写入字线电压vol_w。另外，开关块330可以包括向字线功率路径wpp提供写入字线电压vol_w的第一开关331，以及向字线功率路径提供读取字线电压vol_r的第二开关332wpp。尽管在图4中示出了其中第一开关331和第二开关332被实现为p型金属氧化物半导体(pmos)晶体管的示例，但第一开关331和第二开关332可以被实现为其他各种开关。尽管在图4中未示出，但存储器器件300还可以包括其他各种组件，例如控制逻辑及读取字线电压发生器。

作为实现字线驱动器320的示例，图4示出了其中字线驱动器320驱动位于图中左侧和右侧的存储单元阵列的字线的示例。字线驱动器320可以包括数量与字线的数量对应的驱动电路(或字线驱动器电路)。作为示例，字线驱动器320可以包括用于驱动布置在左侧的字线w/ls的左侧驱动电路和用于驱动布置在右侧的字线w/ls的右侧驱动电路。另外，虽然在图4中示出了其中每个驱动电路被实现为逆变器的示例，但本发明构思不限于此，因为可以使用能够驱动字线的各种其他电路。在一个实施例中，连接到给定字线wl的给定字线驱动器的反相器包括在节点处彼此连接的一对互补晶体管。此外，在图4中，晶体管之间的节点连接到给定字线wl，并且给定字线连接到布置在与给定字线相关联的行中的存储器单元的单元晶体管的栅极端子。

在一个实施例中，字线功率路径wpp关于写入字线电压vol_w和读取字线电压vol_r被共同地布置，并且基于开关块330的开关操作，写入字线电压vol_w或读取字线电压vol_r被选择性地施加到字线功率路径wpp。另外，还可以布置用于传输地电压vss的地电压路径gndp。每个驱动电路可以连接在施加到字线功率路径wpp的电压wl_power和地电压vss之间。尽管为了方便在图4中未示出，但在示例性实施例中，每个驱动电路的一个电极电连接到字线功率路径wpp，并且每个驱动电路的另一个电极电连接到地电压路径gndp。在示例性实施例中，wl_power是写入字线电压vol_w或读取字线电压vol_r。例如，连接到晶体管331和332的输出端子的图4的外部回路可以连接到左驱动和右驱动以提供电压wl_power。

当写入使能信号cp_on被激活时，写入字线电压发生器340基于电荷泵送操作(chargepumpingoperation)生成写入字线电压vol_w。在写入使能信号cp_on的激活时段期间，第一开关331导通并将写入字线电压vol_w提供给字线功率路径wpp。另外，在写入使能信号cp_on的去激活时段期间，第二开关332导通并将读取字线电压vol_r提供给字线功率路径wpp。

根据图4所示的实施例，可以通过字线功率路径wpp整体管理字线功率，而不需要分离用于传输写入字线电压vol_w和读取字线电压vol_r的路径。另外，可以通过字线驱动器电路整体管理字线功率，而不需要分离写驱动电路和读驱动电路。此外，在执行写入操作和读取操作时，可以通过开关块330控制写入功率和读取功率来管理字线功率。

图5至图8是示出根据本发明构思的示例性实施例的操作存储器系统的方法的流程图。

图5图示了存储器器件的操作的示例。首先，当存储器器件从存储器控制器接收到激活的写入使能信号时，存储器器件生成写入字线电压(s11)。另外，存储器器件可以生成读取字线电压，并且可以与写入使能信号相关联地生成读取字线电压，或者与写入使能信号无关地生成读取字线电压。举例来说，在存储器操作期间的存储器器件中，读取字线电压可保持在所生成的状态或时段性或非时段性地生成。或者，可以响应于读取命令的接收而生成读取字线电压。或者，可响应于写入使能信号的去激活而生成读取字线电压。

当写入使能信号被激活时，所生成的写入字线电压被施加到字线功率路径(s12)。如上所述，字线功率路径被配置为相对于写入字线电压和读取字线电压共同地布置，并且在写入操作和读取操作中，字线驱动器可以提供施加到字线功率路径的电压到字线。存储器器件接收在写入使能信号(s13)激活之后的特定延迟之后提供的写入命令，并且通过使用施加到字线功率路径的写入字线电压来驱动字线(s14)。另外，如上所述，根据字线的驱动来写入数据(s15)。

图6示出了存储器器件的操作的另一个示例。存储器器件从存储器控制器接收激活的写入使能信号，并响应于此生成写入字线电压(s21)。另外，所生成的写入字线电压被施加到字线功率路径(s22)。存储器器件可以在写入使能信号的激活时段期间从存储器控制器接收写入命令和读取命令，并且通过使用写入字线电压来执行与接收到的命令相对应的数据写入和读取操作(s23)。

接下来，当接收到的写入使能信号被去激活时，响应于此，读取字线电压被施加到字线功率路径(s24)。存储器器件可以在写入使能信号的去激活时段期间选择性地仅接收来自存储器控制器的读取命令。存储器器件在写入使能信号的去激活时段期间通过使用读取字线电压仅执行数据读取操作(s25)。

根据上述实施例，由于需要在写入操作的情况下通过使用处于相对较高电平的写入字线电压来驱动字线，所以写入操作在其中写入使能信号被激活的时段(或者在其中写入字线电压被施加到字线功率路径的时段中)中被执行。另一方面，由于可以在读取操作的情况下通过使用处于相对较低电平的读取字线电压来驱动字线，所以可以执行读取操作，而不管写入使能信号的激活或去激活。

图7示出了存储器控制器的操作的示例。存储器控制器可以根据主机的请求通过将写入命令和读取命令提供给存储器器件来执行数据写入和读取操作。在一个实施例中，存储器控制器执行用于写入和读取数据的调度。在此实施例中，存储器控制器基于调度确定开始向存储器器件提供写入命令的定时(s31)，并且确定向存储器器件提供写入命令的终止定时(s32)。

作为操作的示例，在其中采用存储器系统的系统的初始驱动时，与系统操作相关的各种信息(例如，元数据)可以被写入(或存储)到诸如mram的电阻式存储器器件，并且可以基于所存储的信息的量和/或类型来确定用于写入信息的数量、提供定时和命令的类型。在一个实施例中，在写入信息之后，在系统的正常操作中增加存储器系统的读取操作的频率。也就是说，通过考虑如上所述的存储器系统的使用特性，可以有效地调整上述写入使能信号的激活时段。

基于如上所述的定时确定，存储器控制器可以激活写入使能信号并将写入使能信号提供给存储器器件。在示例性实施例中，当向存储器器件提供一个或多个写入命令时，存储器控制器在提供写入命令开始之前的第一时间时段激活写入使能信号，并将写入使能信号提供给存储器器件(s33)。存储器器件可以通过使用在写入命令的实际接收之前的第一时间时段激活的写入使能信号来执行生成并切换写入字线电压的操作。在一个实施例中，存储器控制器在提供写入命令结束之后的第二时间时段之后去激活写入使能信号(s34)。作为示例，存储器控制器可以在提供写入命令结束之后直接去激活写入使能信号。或者，写入使能信号可在提供写入命令结束之后的特定延迟之后被去激活，并且可在该特定延迟期间将一个或多个读取命令进一步提供给存储器器件。

图8示出了存储器控制器的操作的另一示例。在一个实施例中，存储器控制器激活写入使能信号并将写入使能信号提供给存储器器件(s41)。存储器控制器在写入使能信号的激活时段期间将写入命令和读取命令发送到存储器器件(s42)。存储器器件可以在写入使能信号的激活时段期间通过使用写入字线电压来执行写入操作和读取操作。

另外，存储器控制器根据写入操作的结束来去激活提供给存储器器件的写入使能信号(s43)。存储器控制器在写入使能信号的去激活时段期间仅将读取命令发送到存储器器件(s44)。存储器器件可以在写入使能信号的去激活时段期间通过使用读取字线电压仅执行读取操作。

图9至图11是示出根据本发明构思的示例性实施例的存储器操作的波形图。

参考图9，存储器控制器可以向存储器器件提供各种信号，例如时钟信号ck、写入使能信号cp_on、写入命令cmd_w和读取命令cmd_r。存储器器件可以与时钟信号ck同步地执行各种操作，并且可以响应于写入使能信号cp_on根据上述实施例来执行管理字线功率的操作。

在图9中，在写入使能信号cp_on被激活之后在特定时间延迟td之后，存储器器件接收写入命令cmd_w。即，由于在时间延迟td之后接收到写入命令cmd_w，所以可以确保用于写入操作的字线功率被设置的时段。也就是说，由于时间延迟td，字线功率可能具有足够的电平来写入数据。另外，可以在写入使能信号cp_on的激活时段期间将一个或多个写入命令cmd_w提供给存储器器件，图9示出了其中多个写入命令cmd_w被连续地提供给存储器器件的示例。此外，图9示出了在多个写入命令cmd_w被连续地提供给存储器器件之后写入使能信号cp_on被去激活的示例。

在写入使能信号cp_on的激活时段期间，可以进一步向存储器器件提供一个或多个读取命令cmd_r，图9示出了其中在时间延迟td的时段内将读取命令cmd_r提供给存储器器件的示例。存储器器件通过使用上述写入字线电压在时间延迟td的时段内执行读取操作，并且通过使用读取字线电压在写入使能信号cp_on去激活之后执行读取操作。

图10示出了图9的存储器操作的修改示例。在图10中，存储器器件在写入使能信号cp_on激活之后的特定时间延迟td之后接收写入命令cmd_w。另外，图10示出了即使在多个写入命令cmd_w被连续地提供给存储器器件之后，写入使能信号cp_on仍保持在激活状态的例子。

如图10所示，无论写入使能信号cp_on的激活还是禁用，读取命令cmd_r均可由存储器器件接收，由此可以执行读取操作。也就是说，读取操作可以不受由写入使能信号cp_on引起的限制而执行，图10示出了其中在写入使能信号cp_on的激活时段期间在写入命令cmd_w之前接收读取命令cmd_r，并且其中甚至在接收到所有写入命令cmd_w之后还接收读取命令cmd_r的示例。

图11示出了在写入使能信号cp_on被激活之后在特定时间延迟td内仅接收到读取命令cmd_r，并且其中在时间延迟td之后交替接收读取命令cmd_r和写入命令cmd_w。也就是说，在经过时间延迟td之后写入使能信号cp_on的激活时段中，读取命令cmd_r和写入命令cmd_w都被接收。

虽然实施例中写入使能信号cp_on被示为具有逻辑高时被激活，但本发明构思不限于此。作为示例，取决于在存储器器件中实现的电路，写入使能信号cp_on可以被定义为在具有逻辑低时被激活。

另外，根据如上所述的图9至图11的实施例，尽管在写入使能信号cp_on激活之后直到初始写入操作需要一定的时间延迟，但是随后可以执行连续的写入操作、连续的读取操作或交替的写入/读取操作，而没有限制。另外，考虑到这一点，当具有相对较高电平的写入字线电压持续长时间使用时，由于半导体芯片的可靠性可能受到影响，可以调整写入使能信号cp_on的总激活时段。

图12是示出根据本发明构思的示例性实施例的存储器器件的框图。

参考图12，存储器器件400包括存储器单元阵列410、字线驱动器420、控制逻辑430、开关块440和写入字线电压生成器450。另外，存储器器件400还可以包括列解码器460和写入驱动/读出放大器块470(例如，一个或多个读出放大器)。除了这些组件之外，存储器器件400还可以包括与存储器操作有关的各种组件，诸如读取字线电压生成器(未示出)。

控制逻辑430根据来自存储器控制器的各种信号来控制存储器操作。在一个实施例中，控制逻辑430从存储器控制器接收地址addr，向字线驱动器420提供用于选择存储单元阵列410的字线wl的行地址x_addr，并向列解码器460提供用于选择存储单元阵列410的位线bl的列地址y_addr。行地址x_addr和列地址y_addr可以从地址addr生成。可以从行地址x_addr确定字线地址，并且可以从列地址y_addr确定位线地址。在一个实施例中，写入驱动/读出放大器块470经由列解码器460连接到位线bl，并且基于来自控制逻辑430的内部控制信号ctrl_ws将数据data写入存储器单元或从存储器单元读取数据data。

根据本发明构思的实施例，写入使能信号cp_on由控制逻辑430通过使用来自存储器控制器的控制信号ctrl而生成。作为示例，控制信号ctrl可以包括与写入使能信号cp_on的激活定时和激活时段有关的激活信息en_wr，并且控制逻辑430可以根据上述实施例通过使用来自存储器控制器的激活信息en_wr生成写入使能信号cp_on。另外，写入使能信号cp_on被提供给写入字线电压发生器450，并且写入字线电压发生器450响应于写入使能信号cp_on的激活而生成写入字线电压vol_w。根据一个实施例，写入字线电压vol_w基于电荷泵送操作而生成，并且具有比读取字线电压vol_r更高的电平。

在一个实施例中，开关块440包括用于切换写入字线电压vol_w的第一开关(未示出)和用于切换读取字线电压vol_r的第二开关(未示出)，并且响应于写入使能信号cp_on执行切换操作。作为示例，当写入字线电压vol_w被激活时，开关块440可以将写入字线电压vol_w提供给字线驱动器420，并且当写入字线电压vol_w被去激活时可以将字线电压vol_r提供给字线驱动器420。

上述实施例中的存储器器件400的配置和操作可以进行各种修改。作为示例，可以以其他各种方式执行根据本发明构思的实施例的操作，诸如写入字线电压vol_w的生成以及开关块440的开关操作。例如，存储器器件400可以被实现为使得虽然一些操作由来自存储器控制器的激活信息en_wr直接控制，但是一些其他操作由来自控制逻辑430的写入使能信号cp_on控制。

图13是示出根据本发明构思的示例性实施例的存储器控制器的框图。

参照图13，存储器控制器500包括调度器510、时段信息生成器520和写入使能信号生成器530。除了这些组件之外，存储器控制器500还可以包括其他各种组件，诸如用于控制存储器系统的整体操作的处理器。

调度器510可以根据与来自主机的数据写入和读取请求有关的信息info_req来执行对将被提供给存储器器件的写入命令和读取命令的调度。作为示例，调度器510可以向写入使能信号发生器530提供与写入命令开始被提供给存储器器件的定时有关的第一信息info_t。另外，第一信息info_t可以包括例如与写入命令的提供终止的时间有关的信息的其他附加信息。此外，当根据上述实施例在写入命令被提供之前激活写入使能信号cp_on时，第一信息info_t可以包括关于早于写入命令的初始发送的时间点特定时间时段的定时的信息。

时段信息生成器520生成用于调整写入使能信号cp_on的激活时段的第二信息info_period，并且将第二信息info_period提供给写入使能信号生成器530。作为示例，时段信息生成器520可以接收与存储器器件的功率有关的信息info_p，并且可以基于info_p信息生成第二信息info_period。例如，写入使能信号cp_on的激活时段可以基于存储器器件允许的功耗而改变，或者调整存储器器件的工作性能，并且用于调整激活时段的第二信息info_period可以被提供给写入使能信号发生器530。

在一个实施例中，写入使能信号发生器530基于第一信息info_t和第二信息info_period生成写入使能信号cp_on。作为示例，写入使能信号cp_on的激活定时可以由第一信息info_t确定，并且写入使能信号cp_on的激活时段可以由第二信息info_period确定。

图14是示出其中根据本发明构思的实施例的存储器器件被施加于应用处理器内部的存储器和其外部的存储器的示例的框图。

参考图14，应用处理器600可以包括一个或多个知识产权(ip)块。作为示例，应用处理器600可以包括经由系统总线彼此连接的处理器610、存储器控制单元620、调制解调器630、嵌入式存储器640、相机接口650、显示器接口660和存储控制器670。另外，存储器控制单元620可以包括写入使能信号发生器621并且可以控制用于嵌入式存储器640或应用处理器600外部的存储器的存储器操作。另外，存储控制器670可以控制应用处理器600外部的存储装置(storagedevice)。由于调制解调器630是包括在应用处理器600中，所以应用处理器600可以被称为modap。

处理器610可以控制应用处理器600的整体操作。作为示例，用于管理应用处理器600中的各种ip块的操作的软件可以被加载到外部存储器和/或嵌入式存储器640中，并且处理器610可以通过运行加载的软件来执行各种管理操作。

图14中所示的各种存储器或存储装置可以包括如上所述实施例的存储器器件。作为示例，外部存储器或嵌入式存储器640可以对应于如上所述实施例的电阻式存储器器件，并且存储器控制单元620可以对应于如上所述实施例的存储器控制器100。因此，存储器控制单元620可以生成写入使能信号cp_on，并将写入使能信号cp_on提供给外部存储器或嵌入式存储器640，并且外部存储器和嵌入式存储器640中的每一个可以响应于写入使能信号cp_on生成写入字线电压，或者可以将写入字线电压提供给字线功率路径。

存储装置可以包括非易失性存储器，并且如上所述实施例的电阻式存储器器件可以被包括作为存储装置中的非易失性存储器。这里，尽管在图14中未示出，但存储控制器670可以如上所述实施例生成写入使能信号cp_on，并将写入使能信号cp_on提供给外部存储装置。

图15示出了其中根据本发明构思的实施例的存储器器件被施加于数据处理系统的嵌入式存储器或存储卡的示例的框图。

数据处理系统700包括主机710和一个或多个存储器器件，图15示出了作为一个或多个存储器器件的嵌入式存储器720和存储卡730。嵌入式存储器720可以是嵌入在数据处理系统700中的存储器，并且存储卡730可以是能够可移除地连接到数据处理系统700的设备。主机710可以包括写入使能信号发生器711并且可以提供与嵌入式存储器720和存储卡730的数据访问有关的各种请求信号，并且可以在主机710、嵌入式存储器720和存储卡730之间发送和接收所访问的数据。

图15示出了其中主机710、嵌入式存储器720和存储卡730以链(或菊花链(daisychain))的拓扑形状连接的示例。因此，主机710可以在物理上间接连接到存储卡730，并且来自主机710的请求和所访问的数据可以经由嵌入式存储器720被发送到存储卡730。然而，这仅仅是主机710可以物理地连接到存储卡730并且直接将请求和访问的数据传送给其的示例。

主机710可以包括用于发送数据请求的各种电路，例如中央处理单元(cpu)、处理器和微处理器。另外，主机710可以包括用于控制嵌入式存储器720和存储卡730的存储器操作的存储器控制单元(未示出)。

嵌入式存储器720和存储卡730中的至少一个可以包括如上所述实施例的存储器器件。这里，主机710可以将上述实施例中的写入使能信号cp_on提供给嵌入式存储器720和/或存储卡730。或者，嵌入式存储器720和存储卡730中的至少一个可以对应于如上所述实施例的存储器系统10。当嵌入式存储器720对应于上述存储器系统10时，嵌入式存储器720可以包括存储器控制器(未示出)和存储器器件(未示出)，并且这里，在上述实施例中的写入使能信号cp_on可以在嵌入式存储器720中的存储器控制器100中生成。

虽然已经参照本发明的实施例具体示出和描述了本发明构思，但将理解的是，在不脱离本发明构思的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。