存储器写保护电路及显示装置的制作方法

本发明涉及电子电路
技术领域：
，特别涉及一种存储器写保护电路及显示装置。
背景技术：
：显示装置中，时序控制器tconic内部静态只读存储器srom里的数据一般在掉电之后不能保存，而可擦除存储器eeprom或闪存存储器flash里存储的数据即使掉电之后也能保存，所以会将时序控制器的控制程序储存在外部存储器eeprom或flash中。存储器的数据在显示装置正常工作时是不能被修改的，一旦被修改，使得设定数据出错，将导致显示装置显示异常。然而，存储器的写保护脚是与通讯总线连接的，通讯总线上的干扰信号可能会导致存储器的写保护脚信号被拉高，而使存储器的数据被改写。技术实现要素：本发明的主要目的是提出一种存储器写保护电路及显示装置，旨在防止存储器的软体数据被改写。为实现上述目的，本发明提出一种存储器写保护电路，所述存储器写保护电路包括：数据写入触发端，所述数据写入触发端与存储器的写保护脚连接，被配置为接收控制存储器进入写入状态的第一电平信号；写保护控制电路，与存储器的写保护脚连接，被设置为提供限制存储器被写入数据的第二电平信号至存储器的写保护脚；所述第二电平信号与第一电平信号的极性相反；干扰信号吸收电路，与所述数据写入触发端连接，被设置为在存储器正常工作时，检测所述数据写入触发端接收的电平信号，并在检测到所述数据写入触发端接收到第一电平信号时，将第一电平信号进行吸收。可选地，所述干扰信号吸收电路，具体设置为在接收到表征存储器正常工作的第一控制信号时，检测所述数据写入触发端接收的电平信号，并在检测到所述数据写入触发端接收到第一电平信号时，将第一电平信号进行吸收。可选地，所述干扰信号吸收电路包括第一开关管及第一电阻，所述第一开关管的输入端与所述数据写入触发端及所述第一电阻的第一端互连，所述第一电阻的第二端与所述第一电子开关的受控端连接，所述第一开关管的输出端接地。可选地，所述存储器写保护电路还包括电源输入端，所述干扰信号吸收电路包括第二开关管及第二电阻，所述第二开关管的输入端与所述数据写入触发端连接，所述第二开关管的受控端经所述第二电阻与所述电源输入端连接，所述第二开关管的输出端接地。可选地，所述存储器写保护电路还包括限流元件，所述限流元件串联设置于所述数据写入触发端与存储器的写保护脚之间。可选地，所述限流元件为第三电阻，所述第三电阻串联设置于所述数据写入触发端与存储器的写保护脚之间。可选地，所述写保护控制电路包括第四电阻，所述第四电阻串联设置于存储器的写保护脚与地之间。可选地，所述第三电阻和所述第四电阻的阻值之比为1:12～1:6。本发明还提出一种存储器写保护电路，所述存储器写保护电路包括：第一电阻，与存储器的写保护脚连接，被设置为在存储器正常工作时，输入低电平的写控制信号至存储器的写保护脚；数据写入触发端，与存储器的写保护脚连接，被设置为在存储器进行数据更新时，将接入的高电平的写保护触发信号输出至存储器的写保护脚；干扰信号吸收电路，与所述数据写入触发端连接，被设置为在存储器正常工作时，检测所述数据写入触发端接收的电平信号，并在检测到所述数据写入触发端接收到第一电平信号时，将第一电平信号进行吸收。本发明还提出一种显示装置，包括如上项所述的存储器写保护电路。本发明存储器写保护电路通过设置写保护控制电路，并与存储器的写保护脚连接，以为在存储器正常工作时，输入写控制信号至存储器的写保护脚；以及数据写入触发端及写保护触发信号输出端，分别与电连接器和存储器的写保护脚连接，从而在存储器进行数据更新时，将接入的写保护触发信号输出至存储器的写保护脚；本发明还设置有，干扰信号吸收电路，其的入端与数据写入触发端连接，以在显示装置上电以及正常工作时，吸收i2c(inter-integratedcircuit)通讯总线上窜入至数据写入触发端的干扰信号。本发明解决了存储器脚的写保护脚的电平被干扰信号拉高，导致i2c通讯总线上的干扰信号通过i2c通讯总线的接入至存储器的数据传输脚(时钟脚及数据脚)，并对存储器的软体数据进行改写的问题。本发明可以有效地防止存储器的软体数据被改写。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本发明存储器写保护电路一实施例的功能结构示意图；图2为本发明存储器写保护电路一实施例的结构示意图；图3为本发明存储器写保护电路另一实施例的结构示意图。附图标号说明：标号名称标号名称wp-i数据写入触发端r1～r4第一电阻～第四电阻100存储器wp写保护脚10写保护控制电路q1第一开关管20干扰信号吸收电路q2第二开关管本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。本发明提出一种存储器写保护电路，适用于电视机、手机、电脑等具有显示面板的显示装置中。参照图1至图3，在本发明一实施例中，该存储器写保护电路包括：数据写入触发端wp-i，所述数据写入触发端wp-i与存储器100的写保护脚wp连接，被配置为接收控制存储器100进入写入状态的第一电平信号；写保护控制电路10，与存储器100的写保护脚wp连接，被设置为提供限制存储器100被写入数据的第二电平信号至存储器100的写保护脚wp；所述第二电平信号与第一电平信号的极性相反；干扰信号吸收电路20，与所述数据写入触发端wp-i连接，被设置为在存储器100正常工作时，检测所述数据写入触发端wp-i接收的电平信号，并在检测到所述数据写入触发端wp-i接收到第一电平信号时，将第一电平信号进行吸收。本实施例中，第一电平信号可以是高电平，第二电平信号则被配置为低电平，或者第一电平信号被配置为低电平，第二电平信号则被配置为高电平。存储器100可以设置于时序控制(timingcontroller，tcon)pcb板上，存储器100可以存储用于驱动栅极驱动集成电路和源极驱动集成电路工作的控制信号，并通过i2c(inter-integratedcircuit)通讯总线与时序控制器通讯连接，在显示装置上电工作时，时序控制器读取存储器100里的控制信号，及其他设定数据进行初始设置，以产生对应的时序控制信号，从而驱动显示装置中的显示面板的源极驱动集成电路及栅极驱动集成电路工作。存储器100的数据在显示装置正常工作时是不能被修改的，一旦被修改，使得设定数据出错，将导致显示装置显示异常。因此，存储器100大多设置写保护引脚(wppin)，并在输入高电平时，可以控制存储器100写入数据，而在低电平时，不能写入数据，而对存储器100进行写保护。因此，本实施例中，在存储器100正常工作的过程中，提供限制存储器100被写入数据的第二电平信号至存储器100的写保护脚wp，以对存储器100进行写保护。需要说明的是，写保护一般是通过在写保护与地之间串联一个电阻，以在显示装置正常工作的情况下，存储器100都不会被改写数据。在显示装置进行程序烧录或者程更新时，存储器100的写保护脚wp、时钟脚及数据脚均通过i2c通讯总线及电连接器与上位机连接，并在写保护脚wp接收到上位机输入的高电平信号，从而将数据信号写入至存储器100，直至更新结束。然而，在程序更新结束之后，往往会有杂讯(高电平突波)串到写保护脚wp，当这个杂讯为高电平时，并且i2c总线也存在干扰信号，此时该干扰信号将存储器100误动作，而写入该干扰信号的数据，导致存储器100存储的软体数据code被改写。为了解决上述问题，本实施例存储器写保护电路可以设置于显示装置的主控板上，并对显示装置中的存储器100进行写保护，以防止存储器100中存储的程序，也即软体数据code被篡改。其中，数据写入触发端wp-i通过i2c通讯总线与显示装置中的电连接器连接，在显示装置进行程序烧录或者程序更新时，数据写入触发端wp-i过i2c通讯总线及电连接器与上位机连接，以接入高电平的写保护触发信号至存储器100的写保护脚wp，此时上位机可以通过显示装置中的电连接器以及i2c通讯总线与存储器100通讯连接，从而对存储器100的软体数据进行改写。写保护控制电路10与存储器100的写保护脚wp连接，也即与写保护触发信号输出端并联，以在显示装置正常工作时，输出低电平的第二电平信号至存储器100的写保护脚wp，也即，存储器100脚的写保护脚wp的电平被写保护控制电路10拉低，以保证在显示装置上电以及正常工作时，存储器100内的软体数据不被改写，从而对存储器100进行写保护。干扰信号吸收电路20的输入端与数据写入触发端wp-i连接，在显示装置上电以及正常工作时，存储器100的写保护脚wp被低电平钳制，而进行写保护的。若干扰信号吸收电路20在存储器100正常工作的过程中，检测到数据写入触发端wp-i接收到高电平的第一电平信号时，则可以判定该第一电平信号为高电平的干扰信号，并吸收自i2c通讯总线上窜入至数据写入触发端wp-i的干扰信号，从而避免存储器100脚的写保护脚wp的电平被干扰信号拉高，导致i2c通讯总线上的干扰信号通过i2c通讯总线的接入至存储器100的数据传输脚(时钟脚及数据脚)，并对存储器100的软体数据进行改写。在显示装置需要进行程序更新时，干扰信号吸收电路20不工作，上位机与存储器100正常通讯，并完成存储器100的软体数据写入。本发明存储器写保护电路通过设置写保护控制电路10，并与存储器100的写保护脚wp连接，以为在存储器100正常工作时，输入写控制信号至存储器100的写保护脚wp；以及数据写入触发端wp-i及写保护触发信号输出端，分别与电连接器和存储器100的写保护脚wp连接，从而在存储器100进行数据更新时，将接入的写保护触发信号输出至存储器100的写保护脚wp；本发明还设置有，干扰信号吸收电路20，干扰信号吸收电路20的输入端与数据写入触发端wp-i连接，以在显示装置上电以及正常工作时，吸收i2c通讯总线上窜入至数据写入触发端wp-i的干扰信号。本发明解决了存储器100脚的写保护脚wp的电平被干扰信号拉高，导致i2c通讯总线上的干扰信号通过i2c通讯总线的接入至存储器100的数据传输脚(时钟脚及数据脚)，并对存储器100的软体数据进行改写的问题。可以有效地防止存储器100的软体数据被改写。参照图1至图3，在一可选实施例中，在所述干扰信号吸收电路20具体配置为：在接收到表征存储器100正常工作的第一控制信号时，检测所述数据写入触发端wp-i接收的电平信号，并在检测到所述数据写入触发端wp-i接收到第一电平信号时，将第一电平信号进行吸收。本实施例中，干扰信号吸收电路20的电路结构具体可以根据第一控制信号接入的信号类型进行设置。第一控制信号可以是低电平的第二电平信号，也可以是电源信号。参照图1及图2，在第一控制信号为低电平的第二电平信号时，在存储器100上电工作，或者在正常工作时，写保护控制电路10输出低电平的第二电平信号至写保护脚wp，以使存储器100维持写保护状态。同时该第二电平信号将输出至干扰信号吸收电路20，以控制干扰吸收电路不动作。所述干扰信号吸收电路20包括第一开关管q1及第一电阻r1，所述第一开关管q1的输入端与所述数据写入触发端wp-i及所述第一电阻r1的第一端互连，所述第一电阻r1的第二端与所述第一电子开关的受控端连接，所述第一开关管q1的输出端接地。本实施例中，第一开关管q1可以采用三极管、mos管等开关管来实现，本实施例可选采用n-mos管来实现。第一电阻r1的阻值可设置为0欧姆，第一电阻r1用于为n-mos管提供偏置电压。在显示装置正常工作时，电连接器以及i2c通讯总线上是无电压输入的，也即数据写入触发端wp-i无信号输入，此时写保护控制电路10输出低电平的写保护信号至存储器100的写保护脚wp，以使存储器100维持写保护状态，该低电平的第二电平信号输出至n-mos管的栅极，从而使n-mos管处于截止状态(vgs＝0)。当有杂讯杂波信号，例如高电平突波信号，从数据写入触发端wp-i窜入时，第一电阻r1为n-mos管提供偏置电压，而使n-mos管导通(vgs>0)；干扰信号经n-mos管输出到地，而不会使存储器100的写保护脚wp处于高电平状态，并且，此时写保护控制电路10维持低电平输出，以将存储器100的写保护脚wp维持低电平，也即维持写保护状态，从而使存储器100无法写入code。参照图1及图3，在第一控制信号为高电平的电源信号时，所述存储器写保护电路还包括电源输入端vcc，干扰信号吸收电路20的受控端与电源输入端vcc连接，该电源输入端vcc可以接入存储器100的供电电源，例如3.3v的直流电源，并在存储器100上电工作时，干扰信号吸收电路20接收到该供电电源开始工作，并将其输入端接收到的高电平的第一电平信号，也即进行吸收。所述干扰信号吸收电路20包括第二开关管q2及第二电阻r2，所述第二开关管q2的输入端与所述数据写入触发端wp-i连接，所述第二开关管q2的受控端经所述第二电阻r2与所述电源输入端vcc连接，所述第二开关管q2的输出端接地。本实施例中，第二开关管q2可以采用三极管、mos管等开关管来实现，本实施例可选采用n-mos管来实现。第二电阻r2为限流电阻，用于防止输出至第二开关管q2的受控端电流过大而损坏开关管。电源输入端vcc用于接入控制信号，以控制第二开关管q2开启，电源输入端vcc可以与存储器100的电源输入端vcc并联，从而接入存储器100的供电电源，例如3.3v的直流电源，第二开关管q2在显示装置上电工作后导通，从而将数据写入触发端wp-i与地短接。如此设置，使得当有干扰信号从数据写入触发端wp-i窜入时，可以经n-mos管输出到地，而不会使存储器100的写保护脚wp处于高电平状态，并且，此时写保护控制电路10维持低电平输出，以将存储器100的写保护脚wp维持低电平，也即维持写保护状态，从而使存储器100无法写入code。参照图1至图3，在一可选实施例中，所述存储器写保护电路还包括限流元件(图未标示)，所述限流元件串联设置于所述数据写入触发端wp-i与存储器100的写保护脚wp之间。上述实施例中，所述限流元件可以采用电感、电阻等可以限制电流的元件来实现，本实施例可选为第三电阻r3，所述第三电阻r3串联设置于所述数据写入触发端wp-i与存储器100的写保护脚wp之间。本实施例中，第三电阻r3为上拉电阻，用于在数据写入触发端wp-i过i2c通讯总线及电连接器与上位机连接，并接入高电平的写保护触发信号至存储器100的写保护脚wp时，保证高电平信号能够输出至写保护脚wp而触发存储器100进入可写入状态。参照图1至图3，在一可选实施例中，所述写保护控制电路10包括第四电阻r4，所述第四电阻r4串联设置于存储器100的写保护脚wp与地之间。进一步地，上述实施例中，所述第三电阻r3和所述第四电阻r4的阻值之比为1:12～1:6。本实施例中，可以理解的是，第三电阻r3和串联分压，以使数据写入触发端wp-i过i2c通讯总线及电连接器与上位机连接，并接入高电平的写保护触发信号至存储器100的写保护脚wp时，保证高电平信号能够输出至写保护脚wp而触发存储器100进入可写入状态。需要说明的是，当需要对存储器100的程序进行更新时，也即需要将code写入存储器100使，存储器100的写保护脚wp需要保证为高电平，而存储器100的供电电压一般为3.3v，因此写保护触发信号一般需要设置为2.7-3.6v，此时存储器100才读取该电压信号为高电平信号。电连接器接入的电压一般为3.3v，该电压经第三电阻r3和第四电阻r4串联分压后需要保证存储器100的写保护脚wp接入的维持在电压2.7-3.6v，本实施例中，根据分压原理，当第三电阻r3和第四电阻r4的阻值之比设置为1:12～1:6时，可以第三电阻r3和第四电阻r4分压后写保护脚wp实际电压还是为高电平。本实施例第三电阻r3和第四电阻r4的阻值之比可选为1:10。本发明还提出一种显示装置，其特征在于，包括如上所述的存储器写保护电路。该存储器写保护电路的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本发明显示装置中使用了上述存储器写保护电路，因此，本发明显示装置的实施例包括上述存储器写保护电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的
技术领域：
均包括在本发明的专利保护范围内。当前第1页12