灵敏放大器电路及存储器的制作方法

本公开涉及电学技术领域，具体涉及一种灵敏放大器电路及存储器。

背景技术：

灵敏放大器(Sense Amplifier，简称SA)是应用于半导体存储器中的一种功能器件，在合适的时间点下开启灵敏放大器可以对存储单元中存储的微弱信号进行放大，从而使得存储单元中存储的数据可以被正确地写入或者读出。

参考图1A所示，传统的灵敏放大器在进行感测时，由于邻近的位线(Bit Line)之间存在耦合电容CBL-BL，目标位线BL_T的感测信号会遭受到邻近位线BL_N1以及邻近位线BL_N2的感测信号影响，由此产生的如图1B所示的非理想效应称为位线耦合噪声(Bit Line Coupling Noise)。如果目标灵敏放大器SA_T与邻近灵敏放大器SA_N1或者邻近灵敏放大器SA_N2的感测信号为反向，那么将会产生最强烈的耦合效应，使得目标灵敏放大器SA_T的感测效能弱化，严重时将会造成感测误动作。

由此可见，目前亟需一种新型的灵敏放大器电路，以便克服相关技术中存在的缺陷。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种灵敏放大器电路及存储器，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的位线耦合效应强、弱化灵敏放大器感测效能的技术问题。

根据本公开的一个方面，提供一种灵敏放大器电路，其特殊之处在于，包括：

灵敏放大器，所述灵敏放大器的一端连接第一数据线，其另一端连接第二数据线；

第一半导体开关元件，所述第一半导体开关元件的第一端连接第一位线，第二端连接所述第一数据线，控制端接收第一控制信号；所述第一半导体开关元件根据所述第一控制信号以及所述第一位线传输的信号改变开启程度；

第二半导体开关元件，所述第二半导体开关元件的第一端连接第二位线，第二端连接所述第二数据线，控制端接收第二控制信号；所述第二半导体开关元件根据所述第二控制信号以及所述第二数据线传输的信号改变开启程度。

在本公开的一种示例性实施方式中，所述第一控制信号和所述第二控制信号为同一信号。

在本公开的一种示例性实施方式中，所述第一半导体开关元件包括第一晶体管，所述第一晶体管的第一极连接所述第一位线，第二极连接所述第一数据线，栅极接收所述第一控制信号。

在本公开的一种示例性实施方式中，所述第一晶体管为NMOS晶体管。

在本公开的一种示例性实施方式中，所述第二半导体开关元件包括第二晶体管，所述第二晶体管的第一极连接所述第二数据线，第二极连接所述第二位线，栅极接收所述第二控制信号。

在本公开的一种示例性实施方式中，所述第二晶体管为NMOS晶体管。

在本公开的一种示例性实施方式中，所述灵敏放大器包括：

预充电电路，所述预充电电路分别与所述第一数据线和所述第二数据线相连，所述预充电电路的控制端接收一均衡控制信号；

感应放大电路，所述感应放大电路分别与所述第一数据线和所述第二数据线相连，所述感应放大电路的两个感应信号输入端分别接收第一感应信号和第二感应信号。

在本公开的一种示例性实施方式中，所述预充电电路包括：

第三晶体管，所述第三晶体管的第一极连接所述第一数据线，第二极连接所述第二数据线，栅极接收所述均衡控制信号；

第四晶体管，所述第四晶体管的第一极连接所述第一数据线，第二极接收一充电信号，栅极接收所述均衡控制信号；

第五晶体管，所述第五晶体管的第一极连接所述第二数据线，第二极接收所述充电信号，栅极接收所述均衡控制信号。

在本公开的一种示例性实施方式中，所述第三晶体管、第四晶体管和第五晶体管均为NMOS晶体管。

在本公开的一种示例性实施方式中，所述感应放大电路包括：

第六晶体管，所述第六晶体管的第一极连接所述第二数据线，第二极接收所述第一感应信号，栅极连接所述第一数据线；

第七晶体管，所述第七晶体管的第一极连接所述第一数据线，第二极接收所述第一感应信号，栅极连接所述第二数据线；

第八晶体管，所述第八晶体管的第一极连接所述第二数据线，第二极接收所述第二感应信号，栅极连接所述第一数据线；

第九晶体管，所述第九晶体管的第一极连接所述第一数据线，第二极接收所述第二感应信号，栅极连接所述第二数据线。

在本公开的一种示例性实施方式中，所述第六晶体管和所述第七晶体管为PMOS晶体管，所述第八晶体管和所述第九晶体管为NMOS晶体管。

根据本公开的一个方面，提供一种存储器，其特殊之处在于，包括多个如上任意所述的灵敏放大器电路。

根据本公开的一个方面，提供一种信号放大方法，其特殊之处在于，包括：

在预充电阶段，分别利用第一控制信号和第二控制信号开启第一半导体开关元件和第二半导体开关元件，利用均衡控制信号将第一数据线、第一位线、第二数据线以及第二位线充电至第一电压；

在电荷分享阶段，通过与相邻灵敏放大器电路之间的耦合电容进行电荷共享，所述第一数据线和第一位线的信号升至第二电压；

在阻隔阶段，利用第一控制信号控制所述第一半导体开关元件半开启，阻隔所述第一位线与所述第一数据线之间的信号传输；利用第二控制信号控制所述第二半导体开关元件半开启，阻隔所述第二位线与所述第二数据线之间的信号传输；

在感测阶段，利用第一感应信号和第二感应信号控制放大第一数据线与第二数据线之间的电压差值，使第一数据线信号升至第三电压，第二数据线信号降至第四电压；响应于第二数据线信号的电压下降，第二半导体开关元件开启，使第二位线电压逐渐下降；

在复原阶段，利用第一控制信号控制所述第一半导体元件过载开启，使第一位线信号升至第三电压；利用第二控制信号控制所述第二半导体元件过载开启，使第二位线信号降至第四电压。

在本公开实施例提供的灵敏放大器电路中，通过对第一半导体开关元件Q1和第二半导体开关元件Q2的时序控制，可以阻隔灵敏放大器SA在感测过程中产生的信号摆幅对耦合电容CBL-BL的影响，因而可以减少位线耦合噪声，提高灵敏放大器电路的整体感测效能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A为相关技术中灵敏放大器电路的结构示意图。

图1B为耦合效应对于位线信号感应放大的影响结果示意图。

图2为本公开一种示例性实施方式中的灵敏放大器电路结构示意图。

图3为本公开另一示例性实施方式中的灵敏放大器电路结构示意图。

图4为本公开另一示例性实施方式中的灵敏放大器电路结构示意图。

图5为本公开另一示例性实施方式中的信号放大方法步骤流程图。

图6为本公开一种示例性实施方式中的信号放大方法的效果示意图。

图7A为本公开一种示例性实施方式中的信号放大方法部分阶段的效果示意图(预充电阶段至电荷分享阶段)。

图7B为本公开一种示例性实施方式中的信号放大方法部分阶段的效果示意图(电荷分享阶段至阻隔阶段)。

图7C为本公开一种示例性实施方式中的信号放大方法部分阶段的效果示意图(阻隔阶段至感测阶段)。

图7D为本公开一种示例性实施方式中的信号放大方法部分阶段的效果示意图(感测阶段至复原阶段)。

图8为本公开一种示例性实施方式中的灵敏放大器电路与传统灵敏放大器电路在感应放大效果方面的对比示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

在本公开的示例性实施方式中，首先提供一种灵敏放大器电路，该灵敏放大器电路可以应用于半导体存储器中，用以放大存储器的存储单元中所保存的微弱信号。其中半导体存储器可以是动态随机存取存储器DRAM、静态随机存取存储器SRAM或者其他任意的具有数据写入和数据读取功能的存储器件。

参考图2所示，三个本示例性实施方式提供的灵敏放大器电路相互邻接，其中每两个相邻的灵敏放大器电路的位线之间均存在一耦合电容CBL-BL。

在传统的灵敏放大器电路中，每个灵敏放大器分别与存储器的两条信号传输线相连。而本示例性实施方式所提供的灵敏放大器电路主要可以包括：灵敏放大器SA、第一半导体开关元件Q1和第二半导体开关元件Q2。其中，第一半导体元件Q1将连接于灵敏放大器SA一侧的信号传输线分隔为第一位线BL和第一数据线DL，而第一半导体元件Q2则将连接于灵敏放大器SA另一侧的信号传输线分隔为第二位线BLB和第二数据线DLB。

具体而言，灵敏放大器SA的一端连接第一数据线DL，灵敏放大器SA的另一端连接第二数据线DLB。

第一半导体开关元件Q1的第一端连接第一位线BL，第二端连接第一数据线DL，控制端接收第一控制信号ISO1。第一半导体开关元件Q1可以根据第一控制信号ISO1以及第一位线BL上所传输的信号改变其自身的开启程度，例如根据相关信号的控制，可以将第一半导体开关元件Q1保持在关闭状态、半开启状态、全开启状态以及过载开启状态等多种不同的开启程度。而且根据相关信号的变化，第一半导体开关元件Q1的开启程度也能够随之进行相应调整。

第二半导体开关元件Q2的第一端连接第二位线BLB，第二端连接第二数据线DLB，控制端接收第二控制信号ISO2。第二半导体开关元件Q2可以根据第二控制信号ISO2以及第二数据线DLB上所传输的信号改变其自身的开启程度。与第一半导体开关元件Q1相似的，根据相关信号的控制，同样可以将第二半导体开关元件Q2保持在关闭状态、半开启状态、全开启状态以及过载开启状态等多种不同的开启程度。而且根据相关信号的变化，第二半导体开关元件Q2的开启程度也能够随之进行相应调整。

由于有第一半导体开关元件Q1和第二半导体开关元件Q2的存在，当使用本示例性实施方式提供的灵敏放大器电路对相关信号进行感测放大时，可以在不同的时序阶段，利用相关信号的控制，改变第一半导体开关元件Q1以及第二半导体开关元件Q2的开启程度。因此，便可以在需要的时候对第一位线BL与第一数据线DL之间的信号传输进行导通或者阻隔，另外也可以在需要的时候对第二位线BLB与第二数据线DLB之间的信号传输进行导通或者阻隔。而且，通过改变半导体开关元件的开启程度便可以调节信号传输的导通程度。换言之，通过对第一半导体开关元件Q1和第二半导体开关元件Q2的时序控制，可以阻隔灵敏放大器SA在感测过程中产生的信号摆幅对耦合电容CBL-BL的影响，因而可以减少位线耦合噪声，提高灵敏放大器电路的整体感测效能。

参考图3所示，在以上示例性实施方式的基础上，第一控制信号ISO1和第二控制信号ISO2可以为同一控制信号ISO。在一个灵敏放大器电路的感测过程中，单独的一路控制信号ISO便可以同时控制第一半导体开关元件Q1开启程度以及第二半导体开关元件Q2的开启程度，不仅简化了电路，而且可以提高控制效率，同时也提高了控制稳定性。

另外，在本示例性实施方式中，第一半导体开关元件Q1可以包括第一晶体管，第一晶体管的第一极连接第一位线BL，第二极连接第一数据线DL，栅极接收第一控制信号ISO1，亦即接收控制信号ISO。

第二半导体开关元件Q2包括第二晶体管，第二晶体管的第一极连接第二数据线DLB，第二极连接第二位线BLB，栅极接收第二控制信号ISO2，亦即接收控制信号ISO。

在本示例性实施方式中，第一半导体开关元件Q1中的第一晶体管可以选用NMOS晶体管、PMOS晶体管或者其他任意的晶体管元器件，第二半导体开关元件Q2也可以选用NMOS晶体管、PMOS晶体管或者其他任意的晶体管元器件，本示例性实施方式对此不做特殊限定。

本示例性实施方式采用基础的晶体管元器件来组成半导体开关元件，具有电路结构简单、成本低、稳定性好的优点。

参考图4所示，在本公开的一种示例性实施方式中，灵敏放大器主要可以包括预充电电路410和感应放大电路420。

其中，预充电电路410分别与第一数据线DL和第二数据线DLB相连，预充电电路410的控制端接收一均衡控制信号EQ。

感应放大电路420分别与第一数据线DL和第二数据线DLB相连，感应放大电路420的两个感应信号输入端分别接收第一感应信号SAP和第二感应信号SAN。

在本示例性实施方式中，预充电电路410可以进一步包括：第三晶体管Q3、第四晶体管Q4和第五晶体管Q5。

其中，第三晶体管Q3的第一极连接第一数据线DL，第二极连接第二数据线DLB，栅极接收均衡控制信号EQ。

第四晶体管Q4的第一极连接第一数据线DL，第二极接收一充电信号DVC2，栅极接收均衡控制信号EQ。

第五晶体管Q5的第一极连接第二数据线DLB，第二极接收充电信号DVC2，栅极接收均衡控制信号EQ。

预充电电路410可以在均衡控制信号EQ的驱动下对第一位线BL、第二位线BLB、第一数据线DL以及第二数据线DLB进行预充电。

需要说明的是，第三晶体管Q3、第四晶体管Q4和第五晶体管Q5均可以选用NMOS晶体管、PMOS晶体管或者其他任意的晶体管元器件。而且，在实现相同或者相近电路功能的情况下，本示例性实施方式中提供的预充电电路410也可以选用其他任意的替换电路，本示例性实施方式对此不做特殊限定。

在本示例性实施方式中，感应放大电路420主要可以包括：第六晶体管Q6、第七晶体管Q7、第八晶体管Q8和第九晶体管Q9。

其中，第六晶体管Q6的第一极连接第二数据线DLB，第二极接收第一感应信号SAP，栅极连接第一数据线DL。

第七晶体管Q7的第一极连接第一数据线DL，第二极接收第一感应信号SAP，栅极连接第二数据线DLB。

第八晶体管Q8的第一极连接第二数据线DLB，第二极接收第二感应信号SAN，栅极连接第一数据线DL。

第九晶体管的第一极连接第一数据线DL，第二极接收第二感应信号SAN，栅极连接第二数据线DLB。

感应放大电路420可以在第一感应信号SAP和第二感应信号SAN的协同作用下，对第一位线BL、第二位线BLB、第一数据线DL以及第二数据线DLB中的传输信号进行感测放大。

在本示例性实施方式中，第六晶体管Q6和第七晶体管Q7可以选用PMOS晶体管，第八晶体管Q8和第九晶体管Q9可以选用NMOS晶体管。在其他一些实施例中，第六晶体管Q6、第七晶体管Q7、第八晶体管Q8以及第九晶体管Q9可以根据需要选用NMOS晶体管、PMOS晶体管或者其他任意的晶体管元器件。而且，在实现相同或者相近电路功能的情况下，本示例性实施方式中提供的感应放大电路420也可以选用其他任意的替换电路，本示例性实施方式对此不做特殊限定。

在本公开的另一示例性实施方式中，提供一种存储器，该存储器包括多个如以上任意一项示例性实施方式所提供的灵敏放大器电路，每两个相邻的灵敏放大器电路之间均存在有耦合电容。灵敏放大器电路的具体组成已在以上示例性实施方式中做出详细说明，因此此处不再赘述。

在本公开的另一示例性实施方式中，提供一种信号放大方法，参考图5所示，该方法主要可以包括以下步骤：

步骤S510.在预充电阶段，分别利用第一控制信号和第二控制信号开启第一半导体开关元件和第二半导体开关元件，利用均衡控制信号将第一数据线、第一位线、第二数据线以及第二位线充电至第一电压。

在本示例性实施方式中，第一控制信号ISO1和第二控制信号ISO2为同一控制信号ISO。参考图6和图7A所示，在预充电阶段，利用均衡控制信号EQ的控制，第一数据线DL和第二数据线DLB将首先被充电至第一电压(例如图6中所示的VDD/2)，而由于控制信号ISO维持在电压VDD，第一半导体元件Q1和第二半导体元件Q2均处于开启状态，因此不会影响感应放大器SA的功能实现，第一位线BL和第二位线BLB也将保持在与第一数据线DL和第二数据线DLB相同的电压VDD/2。

步骤S520.在电荷分享阶段，通过与相邻灵敏放大器电路之间的耦合电容进行电荷分享，第一数据线和第一位线的信号升至第二电压。

参考图6、图7A和图7B所示，在电荷分享阶段，控制信号ISO继续维持在电压VDD，第一半导体元件Q1和第二半导体元件Q2均处于开启状态，依然不会阻隔第一数据线DL与第一位线BL之间的信号传输，同时也不会阻隔第二数据线DLB与第二位线BLB之间的信号传输。存储器的存储单元通过与相邻灵敏放大器电路之间的耦合电容进行电荷分享，使得第一数据线DL和第一位线BL同时上升至第二电压。

步骤S530.在阻隔阶段，利用第一控制信号控制第一半导体开关元件半开启，阻隔第一位线与第一数据线之间的信号传输；利用第二控制信号控制第二半导体开关元件半开启，阻隔第二位线与第二数据线之间的信号传输。

在阻隔阶段，利用第一控制信号ISO1可以控制第一半导体开关元件Q1半开启，利用第二控制信号ISO2可以控制第二半导体开关元件Q2半开启。在本示例性实施方式中，第一控制信号ISO1和第二控制信号ISO2为同一控制信号ISO。参考图6、图7B和图7C所示，控制信号ISO由电压VDD下降至电压VDD/2，持续阻隔第一位线BL与第一数据线DL之间的信号传输，同时也持续阻隔第二位线BLB与第二数据线DLB之间的信号传输。

步骤S540.在感测阶段，利用第一感应信号和第二感应信号控制放大第一数据线与第二数据线之间的电压差值，使第一数据线信号升至第三电压，第二数据线信号降至第四电压；响应于第二数据线信号的电压下降，第二半导体开关元件开启，使第二位线电压逐渐下降。

参考图6、图7C和图7D所示，在感测阶段，控制信号ISO维持在电压VDD/2，第一半导体开关元件Q1和第二半导体开关元件Q2持续半开启，在第一感应信号SAP和第二感应信号SAN的协同作用下，感应放大器SA将放大第一数据线DL与第二数据线DLB之间的电压差值，使得第一数据线DL的信号上升至第三电压，第二数据线DLB的信号下降至第四电压。在这一阶段中，由于VGS,Q1＝VISO-VBL＜VTN，其中VISO为控制信号ISO的电压，VBL为第一位线BL的电压，VTN为第一半导体开关元件Q1的阈值电压，因此第一半导体开关元件Q1将处于关闭状态，第一位线BL的电压不会受到第一数据线DL的电压的影响。而由于VGS,Q2＝VISO-VDLB＞VTN，其中VDLB为第二数据线DLB的电压，因此第二半导体开关元件Q2开启，进入源极随耦组态(source follower configuration)，使得第二位线BLB的电压逐渐下降，向第二数据线DLB的电压缓慢靠近。在这种情况下，可以有效减少感测信号摆幅对耦合电容CBL-BL的影响，因而可以减少位线耦合噪声。

步骤S550.在复原阶段，利用第一控制信号控制第一半导体元件过载开启，使第一位线信号升至第三电压；利用第二控制信号控制第二半导体元件过载开启，使第二位线信号降至第四电压。

参考图6和图7D所示，在复原阶段，控制信号ISO的电压上升至如图6所示的擦除电压VPP，亦即第一控制信号ISO1和第二控制信号ISO2的电压均上升至擦除电压VPP。此时第一半导体开关元件Q1和第二半导体开关元件Q2均处于过载开启状态(Over Drive)，第一数据线DL的电压信号可以完整地传输至第一位线BL，第二数据线DLB的电压信号也可以完整地传输至第二位线BLB。因此，第一位线BL的电压将上升至与第一数据线DL相同的第三电压，第二位线BLB的电压也将下降至与第二数据项DLB相同的第四电压，至此便完成了信号的感测放大过程。参考图8所示，相比于传统的灵敏放大器电路(即传统SA电路)，使用本公开提供的灵敏放大器电路(即本公开SA电路)结合本示例性实施方式提供的信号放大方法可以获得更好的感应效果，减少了位线耦合噪声的影响。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。