用于嵌入式闪存装置的改进的通电次序的制作方法

本申请是专利号：201580028428.x，发明名称为：用于嵌入式闪存装置的改进的通电次序的分案申请。本发明公开了用于嵌入式闪存装置内的改进的通电次序的系统和方法。

背景技术：

使用浮栅来在其上存储电荷的闪存单元以及形成于半导体衬底中的此类非易失性存储器单元的存储器阵列，在现有技术中是众所周知的。通常，此类浮栅存储器单元一直是分裂栅类型或叠栅类型的。

图1中示出一种现有技术的非易失性存储器单元10。分裂栅超快闪(superflash,sf)存储器单元10包括第一导电类型(诸如p型)的半导体衬底1。衬底1具有表面，在该表面上形成第二导电类型(诸如n型)的第一区2(也称为源极线sl)。同样属于第二导电类型(诸如n型)的第二区3(也称为漏极线)形成在衬底1的该表面上。第一区2和第二区3之间是沟道区4。位线(bl)9连接到第二区3。字线(wl)8(也称为选择栅)被定位在沟道区4的第一部分上方并与其绝缘。字线8几乎不与或完全不与第二区3重叠。浮栅(fg)5在沟道区4的另一部分上方。浮栅5与该另一部分绝缘，并与字线8相邻。浮栅5还与第一区2相邻。耦合栅(cg)7(也称为控制栅)位于浮栅5上方并与其绝缘。擦除栅(eg)6在第一区2上方并与浮栅5和耦合栅7相邻，且与浮栅和耦合栅绝缘。擦除栅6也与第一区2绝缘。

现有技术的非易失性存储器单元10的擦除和编程的一个示例性操作如下。通过福勒-诺德海姆隧穿机制(fowler-nordheimtunnelingmechanism)，借助在擦除栅eg6上施加高电压而使其他端子等于零伏来擦除单元10。电子从浮栅fg5隧穿到擦除栅eg6中，导致浮栅fg5带正电，从而打开处于读取状态的单元10。所得的单元擦除状态被称为‘1’状态。通过在擦除栅eg6上施加正电压vegp、在耦合栅cg7上施加负电压vcgn，并使其他端子等于零伏，得到擦除的另一个实施例。负电压vcgn负耦合浮栅fg5，因此擦除操作所需的正电压vcgp较小。电子从浮栅fg5隧穿到擦除栅eg6中，导致浮栅fg5带正电，从而打开处于读取状态(单元状态‘1’)的单元10。或者，字线wl8(vwle)和源极线sl2(vsle)可以为负，以进一步降低擦除栅fg5上用于擦除操作所需的正电压。本例中负电压vwle和vsle的幅值小到不足以使p/n结正向偏置。通过源极侧热电子编程机制，借助在耦合栅cg7上施加高电压、在源极线sl2上施加高电压、在擦除栅eg6上施加中等电压以及在位线bl9上施加编程电流，来对单元10编程。流经字线wl8与浮栅fg5之间的间隙的一部分电子获得足够的能量而注入浮栅fg5之中，导致浮栅fg5带负电，从而关闭处于读取状态的单元10。所得的单元编程状态被称为‘0’状态。

可在编程中，通过在位线bl9上施加抑制电压来抑制单元10(例如，如果将要对与单元10位于同一行中的另一单元进行编程，但不对单元10进行编程)。分裂栅闪存操作和各种电路在hieuvantran等人的标题为“subvoltflashmemorysystem”(亚电压闪存系统)的美国专利no.7,990,773，以及hieuvantran等人的标题为“arrayofnon-volatilememorycellsincludingembeddedlocalandglobalreferencecellsandsystems”(包括嵌入式本地和全局基准单元和系统的非易失性存储器单元阵列)的美国专利no.8,072,815中有所描述，所述专利以引用方式并入本文。

图2示出了二维现有技术闪存系统的典型现有技术架构。管芯12包括：用于存储数据的存储器阵列15和存储器阵列20，存储器阵列任选地利用如图1中的存储器单元10；用于使管芯12的其他部件通常与焊线(未示出)之间能够电连通的垫35和垫80，所述焊线继而连接到用于从封装芯片外部触及集成电路的引脚(未示出)或封装凸块或者用于互连到soc(片上系统)上的其他宏的宏接口引脚(未示出)；用于为系统提供正负电压源的高电压电路75；用于提供诸如冗余和内建自测试的各种控制功能的控制逻辑70；模拟电路65；分别用于从存储器阵列15和存储器阵列20读取数据的感测电路60和61；行译码器电路45和行译码器电路46，分别用于访问存储器阵列15和存储器阵列20中的将要读取或写入的行；列译码器55和列译码器56，分别用于访问存储器阵列15和存储器阵列20的将要读取或写入的列；电荷泵电路50和电荷泵电路51，分别用于为存储器阵列15和存储器阵列20提供用于编程和擦除操作的升高电压；由存储器阵列15和存储器阵列20共享的、用于读取和写入(擦除/编程)操作的高电压驱动器电路30；存储器阵列15在读取和写入操作期间使用的高电压驱动器电路25，以及存储器阵列20在读取和写入(擦除/编程)操作期间使用的高电压驱动器电路26；以及位线抑制电压电路40和位线抑制电压电路41，分别用于取消选择在存储器阵列15和存储器阵列20的写入操作期间不打算编程的位线。本领域的技术人员理解这些功能块，并且图2中所示的块布局在现有技术中是已知的。

参考图3，其中示出了现有技术嵌入式闪存系统100。嵌入式闪存系统100包括：电源管理单元101、微控制器单元核心102、外围设备103(usbx、spi、i2c、uart、adc、dac、pwm、mc、hmi)、sram104、嵌入式闪存装置105和电源总线106。如上所述，嵌入式闪存装置105任选地可遵循图1和图2的设计。电源管理单元101产生在电源总线106上提供的多个电压。在电源总线106上提供的电压的三个示例是vdd、vddcore和vddflash。vdd通常是相对高的(诸如2.5v)，vddcore是相对低的(诸如1.2v)，并且vddflash也是相对高的(诸如2.5v)，在一些情况下等于vddcore。vddcore通常用于为嵌入式闪存系统100的控制逻辑供电。vdd通常用于为所有其他功能供电。

参考图4，其中示出了用于现有技术嵌入式闪存系统100的典型通电次序操作。在加电序列期间，在时间tu0处，电压401的电压开始斜线上升。在时间tu1处，电压402的电压开始斜线上升。在时间tu2处，电压401的电压开始平稳。在时间tu3处，电压402的电压开始平稳。此时，电压401可以是vdd，并且电压402可以是vddflash。

在断电序列期间，在时间td0处，电压402的电压开始斜线下降。在时间td1处，电压401的电压开始斜线下降。在时间td2处，电压402的电压达到0v。在时间td3处，电压401的电压达到0v。

图4的现有技术通电次序可能是有问题的。具体地讲，在时间tu0与tu1之间的时段中，电压401可达到足够的操作电平，而电压402未处于足够的操作电平。具体地讲，在时间tu1与tu2之间的时段中，电压401可处于足够的操作电平，而电压402尚未处于足够的操作电平。在时间td0与td1之间的时段中，电压401将仍处于足够的操作电平，但电压402可能下降低于足够的操作电平。在时间td1与td2之间，电压402将低于足够的操作电平并持续该时段的至少一部分，而电压401将仍高于足够的操作电平。在时间td2与td3之间，电压402将低于足够的操作电平下，并且电压401可仍处于足够的操作电平并持续该时段的至少一部分。电压401和电压402的这些状态不一致性可导致现有技术嵌入式闪存系统100的操作中的问题。例如，逻辑电路可能不能在其他电路(诸如电荷泵)准备好操作之前操作。

技术实现要素：

所需要的是一种改进的电源管理单元，以产生用于多个电压源的改进的通电次序。

附图说明

图1示出现有技术分裂栅闪存单元。

图2示出现有技术闪存阵列的布局。

图3示出现有技术嵌入式闪存系统。

图4示出用于嵌入式闪存系统内的两个电压源的现有技术通电次序。

图5示出嵌入式闪存系统的实施例。

图6示出通电次序实施例。

图7示出另一个通电次序实施例。

图8示出另一个通电次序实施例。

图9示出另一个通电次序实施例。

图10示出另一个通电次序实施例。

图11示出另一个通电次序实施例。

图12示出通电就绪电路。

图13示出通电序列使能电路。

图14示出电压电平移位器系统。

图15示出通电禁用系统。

具体实施方式

参考图5，其中示出了嵌入式闪存系统500的实施例。嵌入式闪存系统500包括：电源管理单元501、微控制器单元核心502、外围设备503、sram504、嵌入式闪存装置505和电源总线506。如上所述，嵌入式闪存装置505任选地可遵循图1和图2的设计。电源管理单元501包括：产生vdd(主电源，通常为最高电压电平，通常为io电压电平，例如2.5v或1.8v)的电压源507、产生vddflash(通常为io电压电平，例如2.5v或1.8v)的电压源509、产生vddcore(通常为核心逻辑电压电平，例如1.2v或0.8v)的电压源508、以及产生vddcoreflash(通常为核心逻辑电压电平，例如1.2v或0.8v)的电压源510，其中的每一个在电源总线506上提供。vddcoreflash和vddflash通常分别用于为嵌入式闪存装置505的核心逻辑和(混合电压或io电压)电路供电，vddcore通常用于为嵌入式闪存系统500的所有其他核心控制逻辑供电，并且vdd通常用于为所有其他功能(诸如模拟功能和io功能)供电。如以下所讨论，图5的实施例遵循与图3的现有技术系统中不同的通电次序。

参考图6，其中示出了通电次序模式600。电压源507产生电压601(vdd)和603(vddflash)，并且电压源508产生电压602(vddcore)。此时，vdd和vddflash是相同的。时间tu0与tu4之间的时段示出上电(又称加电)序列，并且时间td0与td3之间的时段示出断电序列。与现有技术不同，电压601(vdd、vddflash)和电压602(vddcore)在加电序列期间在相同时间(或大致在相同时间)、时间tu0开始斜线上升，并且电压601(vdd、vddflash)和电压602(vddcore)在相同时间(或大致在相同时间)、时间td3达到0v。在一个实施例中，在斜线上升时段期间，电压602(vddcore)通过nmos源极跟随器电路遵循电压601(vdd)。在一个实施例中，在斜线下降时段期间，电压602(vddcore)通过pmos源极跟随器电路或二极管连接电路(连接在vddcore与vdd之间的二极管)遵循电压601(vdd)。在时间tu1与tu2之间，以及在时间td1与td2之间，电压602(vddcore)在中间电平vddcoreint处平稳。中间电平vddcoreint使得基本逻辑门(例如，nand、nor、inv、dff等)可以开始以数字方式运行。通常，此电平至少等于或大于vtn(nmos阈值电压)或vtp(pmos阈值电压)值的最大值，例如为约0.3-0.7伏特。在tu3与td1之间，电压602(vddcore)通过精度调节电路来调节为最终期望电压电平。

参考图7，其中示出了通电次序模式700。电压源507产生电压701(vdd)，电压源508产生电压702(vddcore)，并且电压源509产生电压703(vddflash)。时间tu0与tu5之间的时段示出上电序列，并且时间td0与td2之间的时段示出断电序列。与现有技术不同，电压701(vdd)和电压703(vddflash)在断电序列期间在相同时间(或大致在相同时间)、时间td0开始斜线下降，并且电压701(vdd)、电压702(vddcore)和电压703(vddflash)在相同时间、时间td1(或大致在相同时间)斜线下降，并且在相同时间、时间td2(或大致在相同时间)达到0v。在斜线上升期间，电压702(vddcore)斜线上升，在时间tu3达到最终期望电压，随后一段时间后在tu4，电压703(vddflash)开始斜线上升，在时间tu5达到最终期望电压。在此实施例中，电压702(vddcore)在电压703(vddflasfh)之前是激励的，意味着电压702先达到期望电平，然后电压703才开始斜线上升。在这种情况下，嵌入式闪存505的控制逻辑将能够在电压703(vddflash)的电路开始运行之前运行并因此控制芯片功能。通常，电压703(vdflash)的电路主要由电压702(vddcore)所供电的控制逻辑控制。在一个实施例中，在斜线上升时间tu0和tu4期间，电压703(vddflash)处于浮动电平(高-z，未被驱动)。

参考图8，其中示出了通电次序模式800。电压源507产生电压801(vdd)，电压源508产生电压802(vddcore)，并且电压源509产生电压803(vddflash)。时间tu0与tu3之间的时段示出上电序列，并且时间td0与td2之间的时段示出断电序列。与现有技术不同，电压801(vdd)和电压803(vddflash)在加电序列期间在相同时间、时间tu0开始斜线上升，并且电压801(vdd)、电压802(vddcore)和电压803(vddflash)在相同时间、时间td2达到0v。在加电阶段期间，尽管电压801和电压803(vddflash)在时间tu0与tu1之间斜线上升并稳定在最终电压，电压802(vddcore)基本上停留在零伏特并且在时间tu2开始斜线上升，在时间tu3稳定。在时间tu0和tu3期间，电压803(vddflash)的电路和电压802(vddcore)的电路由电压801(vdd)所供电的vdd控制逻辑启用或禁用。在一个实施例中，在tu0与tu1之间的电压801(vdd)斜线上升时段期间，电压802(vddcore)处于浮动电平(高-z)。

参考图9，其中示出了通电次序模式900。电压源507产生电压901(vdd)，电压源508产生电压902(vddcore)，并且电压源509产生电压903(vddflash)。时间tu0与tu5之间的时段示出上电序列，并且时间td0与td4之间的时段示出断电序列。该加电序列类似于加电序列模式700的加电序列。断电序列是加电序列的镜像序列。

参考图10，其中示出了通电次序模式1000。电压源507产生电压1001(vdd)，电压源508产生电压1002(vddcore)，电压源509产生电压1003(vddflash)，并且电压源510产生电压1004(vddcoreflash)。时间tu0与tu4之间的时段示出上电序列，并且时间td0与td4之间的时段示出断电序列。与现有技术不同，电压1001(vdd)和电压1002(vddcore)在相同时间、时间td4达到0v。电压1003(vddflash)和电压1004(vddcoreflasf)和/或电压1001(vdd)和/或电压1002(vddcore)被供应到嵌入式闪存装置505。电压1003(vddflash)和电压1004(vddcoreflasf)都在相同时间(或大致在相同时间)斜线上升和斜线下降。

在上述通电序列模式600、700、800、900、1000和1100中，嵌入式闪存装置505接收电压603/703/803/903/1003/1103(vddflash)、电压1004(vddcoreflash)、和/或电压601/701/801/901/1001/1101(vdd)和/或电压602/702/802/902/1002/1102(vddcore)。在一个实施例中，从电压601/701/801/901/1001/1101vdd为闪存(诸如用于编程和擦除)所需的高电压电荷泵电路供电。在另一个实施例中，从电压603/703/803/903/1003/1103vddflash为闪存(诸如用于编程和擦除)所需的高电压电荷泵电路供电。

参考图11，其中示出了通电次序模式1100。电压源507产生电压1101(vdd)，电压源508产生电压1102(vddcore)，并且电压源509产生电压1103(vddflash)。时间tu0与tu4之间的时段示出上电序列，并且时间td0与td4之间的时段示出断电序列。与现有技术不同，电压1102(vddcore)和电压1103(vddflash)在上电序列期间在相同时间、时间tu2开始斜线上升，在断电序列期间在相同时间、时间td3开始斜线下降，并且电压1101(vdd)、电压1102(vddcore)和电压1103(vddflash)在相同时间、时间td2达到0v。断电序列是加电序列的镜像序列。在电压1102(vddcore)稳定之后，电压1103(vddflash)开始斜线上升。

参考图12，其中示出了电源管理单元501的控制系统1200。重置信号1210耦合到电压源507、电压源508、电压源509和电压源510。当重置信号1210有效时，电压源507、电压源508、电压源509和电压源510被重置，这可包括进入断电模式。检测器电路1207接收来自电压源507的电压(vdd)，检测器电路1208接收来自电压源508的电压(vddcore)，检测器电路1209接收来自电压源509的电压(vddflash)，并且检测器电路1210接收来自电压源510的电压(vddcoreflash)。

检测器电路1207确定来自电压源507的电压是否高于阈值v1a和v1b(v1b>v1a)，并且分别输出检测就绪信号1217a和1217b。如果信号1217a/1217b处于高水平，那么来自电压源507的电压(vdd)高于阈值v1a/v1b。

检测器电路1208确定来自电压源508的电压是否高于阈值v2a和v2b(v2b>v2a)，并且分别输出检测就绪信号1218a和1218b。如果信号1218a/1218b处于高水平，那么来自电压源508的电压(vddcore)高于阈值v2a/v2b。

检测器电路1209确定来自电压源509的电压是否高于阈值v3a和v3b(v3b>v3a)，并且分别输出检测就绪信号1219a和1219b。如果信号1219a/1219b处于高水平，那么来自电压源509的电压(vddflash)高于阈值v3a/v3b。

检测器电路1210确定来自电压源510的电压是否高于阈值v4a和v4b(v4b>v4a)，并且分别输出检测就绪信号1220a和1220b。如果信号1220a/1220b处于高水平，那么来自电压源510的电压(vddcoreflash)高于阈值v4a/v4b。

信号1217a/1217b、1218a/1218b、1219a/1219b、1220a/1220b用于在加电序列的斜线上升期间以及在断电序列的斜线下降期间控制电路和芯片功能，诸如以避免电路竞争和不期望的电源消耗。

参考图13，其中示出了通电序列使能电路1300。通电序列使能电路1300包括如图13所示耦合的pmos晶体管1301、nmos晶体管1302、nmos晶体管1303和任选的nmos晶体管1304。当vdd1306存在并且envddflash_n1307有效时，产生vddflash1305。基于pmos晶体管1301上的电压降，vddflash1305将小于vdd1306。当envddflash_n1307不是有效的时，vddflash1305将降低到vddflash-bias1308和nmos晶体管1302上的电压降所确定的较小电压。由此，vddflash1305将降低到vddflash-bias1308附近的电压，而不是降低到0v。在另一个实施例中，vddflash-bias1308等于核心逻辑电源vdd，诸如通电次序模式700的电压702(vddcore)。在另一个实施例中，vddflash-bias1308是浮动的(高-z)。在另一个实施例中，未连接晶体管1302、1303和1304，意味着当未启用pmos晶体管1301时，vddflash1305是浮动的(高-z)。

参考图14，其中示出了vdd电平移位器系统1400。vdd电平移位器系统1400包括如图所示耦合到nmos晶体管1402的pmos晶体管1401。vdd电平移位器系统1400还包括如图所示耦合的nmos晶体管1403、pmos晶体管1404，nmos晶体管1405、pmos晶体管1406、nmos晶体管1407、pmos晶体管1408、nmos晶体管1409、pmos晶体管1410和nmos晶体管1411。pmos晶体管1410和nmos晶体管1411由核心逻辑电源1414(vddcore)供电。pmos晶体管1401和nmos晶体管1402由io电源1415(vdd)供电。pmos晶体管1404/1406和nmos晶体管1405/1407由io电源1415(vdd)供电。晶体管1401、1402、1403、1409和1408构成vdd电平移位器1400的电源控制元件。晶体管1404、1406、1405、1407、1410和1411构成正常的电平移位器。当dis_vdd1412设置到“1”时，out_vdd1413将为vdd，并且outb_vdd1414将为0。在一个实施例中，晶体管1401和信号dis_vdd1412的电源电平大于或等于晶体管1404、1406和1408的电源电平。在此电路构造下，输出1414和1413处于已知状态，其中控制信号dis_vdd1412是有效的。

参考图15，其中示出了通电禁用系统1500。通电禁用系统1500包括如图所示耦合的pmos晶体管1501和nmos晶体管1502。通电禁用系统1500还包括如图所示耦合作为电源电平移位器的pmos晶体管1503、nmos晶体管1504、nmos晶体管1505、nmos晶体管1506、pmos晶体管1507、nmos晶体管1508、pmos晶体管1509、nmos晶体管1510和pmos晶体管1511。由于类似的电源控制元件，晶体管1501、1502、1504、1506和1511将导致此电平移位器的输出处于与电路1400的输出类似的已知状态。通电禁用系统1500还包括如图所示耦合的pmos晶体管1512(其块体连接到其源极)、pmos晶体管1513(其块体连接到其漏极)、pmos晶体管1514(其块体连接到其源极)和pmos晶体管1515(其块体连接到其漏极)。当dis_vdd1516为“1”时，vddxvddcore1517等于vddcore。

本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。应当指出的是，如本文所用，术语“在…上面”和“在…上”均包括性地包括“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。同样，术语“邻近”包括“直接邻近”(两者间未设置中间材料、元件或空间)和“间接邻近”(两者间设置有中间材料、元件或空间)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。