1.一种dram芯片，其特征在于，包括：
基底；
位于所述基底上的dram存储电路；
位于所述基底上的时钟产生电路，所述时钟产生电路用于在外部自动测试机台对dram芯片进行参数测试时向dram存储电路提供高频时钟信号。
2.如权利要求1所述的dram芯片，其特征在于，所述dram存储电路包括dram存储阵列和与dram存储阵列电连接的外围控制电路，所述时钟产生电路将高频时钟信号施加在所述外围控制电路，所述外围控制电路基于高频时钟信号产生控制信号，并将所述控制信号提供给所述dram存储阵列，所述dram存储阵列基于所述控制信号进行工作。
3.如权利要求1或2所述的dram芯片，其特征在于，所述时钟产生电路包括压控振荡器和分频器，所述压控振荡器用于产生第一时钟信号；所述分频器用于将第一时钟信号进行分频，获得第二时钟信号，并将第二时钟信号作为高频时钟信号输送给dram存储电路。
4.如权利要求3所述的dram芯片，其特征在于，所述第一时钟信号的频率为1ghz～10ghz，所述第二时钟信号的频率为第一时钟信号频率的一半，占空比为45％-55％。
5.如权利要求3所述的dram芯片，其特征在于，所述压控振荡器与控制电压连接，通过控制电压的大小控制压控振荡器产生的第一时钟信号的频率。
6.如权利要求3所述的dram芯片，其特征在于，所述基底还具有输入/输出接口，所述输入/输出接口与dram存储电路连接，外部自动测试机台通过输入/输出接口向所述dram存储电路施加测试信号，dram存储电路在测试时产生测试反馈信号，所述测试反馈信号通过输入/输出接口返回外部自动测试机台。
7.如权利要求6所述的dram芯片，其特征在于，所述输入/输出接口与外部自动测试机台之间具有缓冲电路，所述缓冲电路用于对测试反馈信号进行整形和驱动。
8.如权利要求2所述的dram芯片，其特征在于，所述基底包括外围区和阵列区，所述dram存储阵列位于阵列区，所述外围控制电路和时钟产生电路位于外围区。
9.如权利要求1或2所述的dram芯片，其特征在于，所述参数测试包括：dram全速工作时的电压测试、电流测试、刷新测试、写入测试、读取测试、使用寿命测试、可靠性测试或耐高温测试。