基于忆阻元件和蕴含逻辑的非易失性存储器

文档序号:26128394发布日期:2021-08-03 13:13阅读:来源:国知局

技术特征:

1.一种基于忆阻元件和蕴含逻辑的非易失性存储器,其特征在于:包括

一选通管;

用于存储写入时的数据的第一忆阻器;

用于辅助判断第一忆阻器是否写入正确的第二忆阻器;

一定值电阻;

所述选通管的源极电性连接到dl端,所述选通管的栅极电性连接到wl端,所述选通管的漏极分别电性连接到第一忆阻器的负极、第二忆阻器的负极和定值电阻的一端,所述第一忆阻器的正极电性连接到bl端,所述第二忆阻器的正极电性连接到cl端,所述定值电阻的另一端接地。

2.根据权利要求1所述的基于忆阻元件和蕴含逻辑的非易失性存储器,其特征在于:所述选通管选用nmos选通管。

3.根据权利要求1所述的基于忆阻元件和蕴含逻辑的非易失性存储器,其特征在于:所述第一忆阻器和第二忆阻器构成蕴含变量,与定值电阻一起构成蕴含逻辑判断。

4.根据权利要求1所述的基于忆阻元件和蕴含逻辑的非易失性存储器,其特征在于:当需要读取非易失性存储器输出节点电压时,将bl端接地,cl端接vread,使得第二忆阻器与定值电阻构成并联关系后再与第一忆阻器串联。


技术总结
本实用新型公开了一种基于忆阻元件和蕴含逻辑的非易失性存储器,包括一选通管;用于存储写入时的数据的第一忆阻器;用于辅助判断第一忆阻器是否写入正确的第二忆阻器;一定值电阻;所述选通管的源极电性连接到DL端,所述选通管的栅极电性连接到WL端,所述选通管的漏极分别电性连接到第一忆阻器的负极、第二忆阻器的负极和定值电阻的一端,所述第一忆阻器的正极电性连接到BL端,所述第二忆阻器的正极电性连接到CL端,所述定值电阻的另一端接地。本实用新型能够在读取数据时忽略写入失效带来的错误,同时结合相应的时序可以检测出单元是否写入失效以及识别出具体哪种失效。

技术研发人员:王子欧;巫超;张文海;张一平
受保护的技术使用者:苏州大学
技术研发日:2020.11.06
技术公布日:2021.08.03
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1