1.一种装置，包含：
外部数据端子，在其上提供输入数据；
输入缓冲器，所述输入缓冲器包括耦合到所述外部数据端子的多个输入缓冲电路，其中每个所述输入缓冲电路包括：
感测电路，所述感测电路被配置为将所述输入数据的电压与参考电压进行比较，并且向第一节点和第二节点提供第一电压和第二电压；
判决反馈均衡器，所述判决反馈均衡器耦合到所述第一感测节点和所述第二感测节点，并被配置为设置所述输入缓冲器的参考电平，其中所述判决反馈均衡器包括分别耦合到所述第一感测节点和所述第二感测节点的第一可调电容和第二可调电容，并且进一步包括分别耦合到所述第一感测节点和所述第二感测节点的第一参考电容和第二参考电容，其中所述感测电路进一步被配置为基于所述参考电平和所述输入数据的所述电压与所述参考电压的所述比较来提供感测输出；以及
锁存电路，所述锁存电路耦合到所述第一感测节点和所述第二感测节点，并被配置为锁存和提供具有基于所述感测输出的电压的逻辑电平的输出数据。
2.根据权利要求1所述的装置，其中每个所述输入缓冲电路被配置为接收相应时钟，每个所述相应时钟具有彼此不同的相位。
3.根据权利要求2所述的装置，其中所述相应时钟作为正交时钟彼此相关。
4.根据权利要求1所述的装置，其中所述第一可调电容和所述第二参考电容被配置为响应于来自另一输入缓冲电路的输出数据的第一逻辑电平，分别向所述第一节点和所述第二节点提供相应电容，并且
其中所述第二可调电容和所述第一参考电容被配置为响应于来自另一输入缓冲电路的输出数据的第二逻辑电平，分别向所述第二节点和所述第一节点提供相应电容。
5.根据权利要求4所述的装置，其中所述输出数据由提供具有紧邻的前一相位的所述时钟的所述输入缓冲电路提供。
6.根据权利要求1所述的装置，其中：
所述第一可调电容和所述第二可调电容中的每个包含开关和多个电容器，每个所述电容器被配置为由相应控制信号使能；并且
所述第一参考电容和所述第二参考电容中的每个包含开关和多个电容器。
7.根据权利要求6所述的装置，其中所述第一可调电容的所述多个电容器中的每个与所述第二参考电容的所述多个电容器中的相应的一个相匹配。
8.根据权利要求6所述的装置，其中所述第一可调电容和所述第二可调电容的所述多个电容器中的每个包含场效应晶体管电容器。
9.一种输入缓冲电路，包含：
感测电路，所述感测电路被配置为将输入数据的电压与参考电压进行比较，并且基于所述比较分别向第一节点和第二节点提供第一电压和第二电压；
锁存电路，所述锁存电路耦合到所述感测电路，并且被配置为锁存和提供具有基于感测输出的电压的逻辑电平的输出数据，所述感测输出由所述感测电路提供；以及
判决反馈均衡器，所述判决反馈均衡器耦合到所述第一感测节点和所述第二感测节点，并且被配置为同时向所述第一感测节点提供第一电容和向所述第二感测节点提供第二电容，以设置所述输入缓冲电路的所述参考电平，其中由所述感测电路提供的所述感测输出基于所述第一电压和所述第二电压以及所述参考电平。
10.根据权利要求9所述的输入缓冲电路，其中所述第二电容小于所述第一电容。
11.根据权利要求9所述的输入缓冲电路，其中所述判决反馈均衡器包含：
可调电容，所述可调电容耦合到所述第一感测节点并被配置为提供所述第一电容；以及
参考电容，所述参考电容耦合到所述第二感测节点并被配置为提供所述第二电容，
其中所述第一电容由提供给所述可调电容的代码设置。
12.根据权利要求11所述的输入缓冲电路，其中所述判决反馈均衡器进一步包含：
第二可调电容，所述第二可调电容耦合到所述第二感测节点并被配置为提供第三电容；以及
第二参考电容，所述第二参考电容耦合到所述第一感测节点并被配置为提供第四电容，
其中基于来自另一输入缓冲电路的数据，将所述第三电容提供给所述第二感测节点，并将所述第四电容提供给所述第一感测节点，或者将所述第一电容提供给所述第一感测节点，并将所述第二电容提供给所述第二感测节点。
13.根据权利要求9所述的输入缓冲电路，其中所述锁存电路包含：
交叉耦合p沟道晶体管，所述交叉耦合p沟道晶体管耦合到第一输出和第二输出；以及
交叉耦合n沟道晶体管，所述交叉耦合n沟道晶体管耦合到所述第一输出和所述第二输出。
14.根据权利要求9所述的输入缓冲电路，其中所述感测电路包含：
激活电路，所述激活电路被配置为耦合到电源，并被配置为响应于时钟由所述电源供电；
输入电路，所述输入电路耦合到所述激活电路并进一步耦合所述第一感测节点和所述第二感测节点，所述输入电路被配置为接收所述输入数据和所述参考电压；
输出电路，所述输出电路耦合到所述第一感测节点和所述第二感测节点，并且进一步耦合到所述锁存电路。
15.根据权利要求14所述的输入缓冲电路，其中所述输入电路包含耦合到所述激活电路的一对p沟道晶体管，并且其中所述输出电路包含被配置为向所述锁存电路提供所述感测输出的一对n沟道晶体管。
16.根据权利要求15所述的输入缓冲电路，其中所述p沟道晶体管对包含低阈值电压器件。
17.根据权利要求9所述的输入缓冲电路，其中所述感测电路包含：
第一预充电电路，所述第一预充电电路耦合到所述第一感测节点，并被配置为对所述第一感测节点和所述锁存电路的第一输出进行预充电；以及
第二预充电电路，所述第二预充电电路耦合到所述第二感测节点，被配置为对所述第二感测节点和所述锁存电路的第二输出进行预充电，
其中所述第一感测节点和所述第二感测节点被预充电到相同的电压，并且将所述锁存电路的所述第一输出和所述第二输出预充电到与所述第一感测节点和所述第二感测节点不同的电压。
18.一种方法，包含：
激活输入缓冲电路以接收输入数据；
将所述输入数据的电压与参考电压进行比较，并基于此向第一节点和第二节点提供电压；
向所述第一节点或所述第二节点中的一个提供第一电容，同时向另一节点提供第二电容，以设置输入缓冲器的参考电平；
基于所述参考电平和所述输入数据的所述电压与所述参考电压的所述比较来提供感测输出；以及
基于所述感测输出的所述电压锁存并提供输出数据。
19.根据权利要求18所述的方法，其中所述第一电容小于所述第二电容，并且所述第一电容是由代码设置的可调电容。
20.根据权利要求18所述的方法，其中响应于来自另一输入缓冲器的输出数据来提供所述第一电容和所述第二电容。