技术特征：
1.一种感测电路，连接至选定存储器胞，该感测电路包括：存储器胞时钟产生器，接收该选定存储器胞输出的存储器胞电流，并将该存储器胞电流转换为存储器胞时钟，其中该选定存储器胞为多阶型存储器胞；参考时钟产生器，接收参考电流，并将该参考电流转换为参考时钟；计数器，接收该存储器胞时钟并产生计数值；锁存信号产生器，接收该参考时钟，其中当该参考时钟产生的脉冲数目到达预设计数值时，动作锁存信号；锁存器，接收该计数值与该锁存信号，其中当该锁存信号动作时，该锁存器输出锁存计数值；计数值至状态转换电路，接收该锁存计数值并输出状态值用以作为该选定存储器胞的存储状态。2.如权利要求1所述的感测电路，其中该存储器胞时钟产生器包括：第一镜射电路，具有电流输入端与电流输出端；第一开关，该第一开关的第一端接收该存储器胞电流，该第一开关的第二端连接至该第一镜射电路的该电流输入端，其中该第一开关根据读取致能信号来使得该第一开关为打开状态或者闭合状态；以及第一电流至时钟转换电路，该第一电流至时钟转换电路连接至该第一镜射电路的该电流输出端，该第一电流至时钟转换电路输出该存储器胞时钟；其中，在该读取致能信号动作时，该第一开关为该闭合状态，该第一电流至时钟转换电路根据该存储器胞电流产生该存储器胞时钟。3.如权利要求2所述的感测电路，其中该第一开关包括第一晶体管，该第一晶体管的栅极端接收反相读取致能信号，该第一晶体管的第一漏/源端接收该存储器胞电流，该第一晶体管的第二漏/源端连接至该第一镜射电路的该电流输入端。4.如权利要求2所述的感测电路，其中该第一镜射电路包括：第二晶体管、第三晶体管、第二开关与第三开关，该第二晶体管的栅极端连接至该第二晶体管第一漏/源端，该第二晶体管的该第一漏/源端为该第一镜射电路的该电流输入端，该第二晶体管的第二漏/源端连接至该第二开关的第一端，该第二开关的第二端连接至接地端，该第二开关的控制端接收反相锁存信号，该第三晶体管的栅极端连接至该第二晶体管的该栅极端，该第三晶体管的第一漏/源端为该第一镜射电路的该电流输出端，该第三晶体管的第二漏/源端连接至该第三开关的第一端，该第三开关的第二端连接至该接地端，该第三开关的控制端接收感测致能信号。5.如权利要求2所述的感测电路，其中该第一电流至时钟转换电路为张弛振荡器，该张弛振荡器包括：充放电电路与rs触发器，该充放电电路连接至该第一镜射电路的该电流输出端用以接收该存储器胞电流，该rs触发器的二输入端连接至该充放电电路，该rs触发器的输出端产生该存储器胞时钟，该rs触发器的反相输出端产生反相存储器胞时钟。6.如权利要求5所述的感测电路，其中该充放电电路包括：第一电容器、第二电容器、第四开关、第五开关、第六开关与第七开关，该第一电容器的第一端接收电源电压，该第一电容器的第二端连接至第一节点，该第四开关的第一端接收该电源电压，该第四开关的第二端连接至该第一节点，该第四开关的控制端接收该反相存储器胞时钟，该第五开关的第一
端连接至该第一节点，该第五开关的第二端连接至该第一镜射电路的该电流输出端，该第五开关的控制端接收该存储器胞时钟，该第二电容器的第一端接收该电源电压，该电容器的第二端连接至第二节点，该第六开关的第一端接收该电源电压，该第六开关的第二端连接至该第二节点，该第六开关的控制端接收该存储器胞时钟，该第七开关的第一端连接至该第二节点，该第七开关的第二端连接至该第一镜射电路的该电流输出端，该第七开关的控制端接收该反相存储器胞时钟。7.如权利要求6所述的感测电路，其中rs触发器的反相重置端连接至该第一节点，该rs触发器的反相设定端连接至该第二节点。8.如权利要求7所述的感测电路，其中rs触发器包括：第八开关、第一与非门、第二与非门、或门、第一与门与第二与门，该第一与非门的第一输入端为该rs触发器的该反相重置端，该第一与非门的第二输入端连接至该第二与非门的输出端，该第二与非门的第一输入端为该rs触发器的该反相设定端，该第二与非门的第二输入端连接至该第一与非门的输出端，该第一与门的第一输入端接收感测致能信号，该第一与门的第二输入端连接至第一与非门的该输出端，该第一与门的输出端为该rs触发器的该反相输出端，该或门的二个输入端分别连接至该反相设定端与该反相重置端，该第二与门的第一输入端连接至第二与非门的该输出端，该第二与门的第二输入端连接至该或门的输出端，该第二与门的输出端为该rs触发器的该输出端，该第八开关联接于该第一与非门的该第二输入端与该接地端之间，且该第八开关的控制端接收反相感测致能信号。9.如权利要求2所述的感测电路，其中该参考时钟产生器包括：第二镜射电路，具有电流输入端与电流输出端；第二开关，该第二开关的第一端接收该参考电流，该开关的第二端连接至该第二镜射电路的该电流输入端，其中该第二开关根据该读取致能信号来使得该第二开关为该打开状态或者该闭合状态；以及第二电流至时钟转换电路，该第二电流至时钟转换电路的连接至该第二镜射电路的该电流输出端，该第二电流至时钟转换电路输出该参考时钟；其中，在该读取致能信号动作时，该第二开关为该闭合状态，该第二电流至时钟转换电路根据该参考电流产生该参考时钟。10.如权利要求9所述的感测电路，其中该存储器胞时钟的频率比例于该存储器胞电流，且该参考时钟的频率比例于该参考电流。11.如权利要求1所述的感测电路，其中该锁存信号产生器包括：n个d型触发器、非门与与门，该n个d型触发器的时钟端接收参考时钟，该n个d型触发器中的第一个d型触发器的输入端接收高电平，每一d型触发器的输入端连接至前一个d型触发器的输出端，最后一个d型触发器的输出端产生锁存信号，最后一个d型触发器的反相输出端产生反相锁存信号，该非门的输入端接收一起始信号，该非门的输出端连接至该与门的第一输入端，该与门的第二输入端接收该反相锁存信号，该与门的输出端产生感测致能信号，该n个d型触发器的致能端连接至该非门该输出端。12.如权利要求1所述的感测电路，其中该计数值至状态转换电路为对照表。13.一种运用于非易失性存储器的感测方法，包括下列步骤：接收该非易失性存储器的选定存储器胞所输出的存储器胞电流，并将该存储器胞电流
转换为存储器胞时钟，其中该选定存储器胞为多阶型存储器胞；接收参考电流，并将该参考电流转换为参考时钟；持续计数该存储器胞时钟的第一脉冲数目，以及持续计数该参考时钟的第二脉冲数目；当该第二脉冲数目到达预设计数值时，锁存该第一脉冲数目；以及根据锁存的该第一脉冲数目来决定该选定存储器胞的存储状态。14.如权利要求13所述的感测方法，其中利用第一张弛振荡器接收该存储器胞电流，使得该第一张弛振荡器根据该存储器胞电流产生该存储器胞时钟；以及，利用第二张弛振荡器接收该参考电流，使得该第二张弛振荡器根据该参考电流产生该参考时钟。15.如权利要求13所述的感测方法，其中根据该预设计数值、该锁存的该第一脉冲数目与该参考电流来获得该存储器胞电流，且该存储器胞电流等于该参考电流乘以该锁存的该第一脉冲数目除以该预设计数值。
技术总结
本发明提供一种多阶型存储器胞的感测电路与方法。该感测电路包括：一存储器胞时钟产生器、一参考时钟产生器、一计数器、一锁存信号产生器、一锁存器与一计数值至状态转换电路。存储器胞时钟产生器接收一选定存储器胞输出的一存储器胞电流，并将该存储器胞电流转换为一存储器胞时钟。参考时钟产生器接收一参考电流，并将该参考电流转换为一参考时钟。计数器接收该存储器胞时钟并产生一计数值。当该参考时钟产生的脉冲数目到达一预设计数值时，锁存信号产生器动作一锁存信号。当该锁存信号动作时，该锁存器输出一锁存计数值。计数值至状态转换电路接收该锁存计数值并输出一状态值用以作为该选定存储器胞的一存储状态。以作为该选定存储器胞的一存储状态。以作为该选定存储器胞的一存储状态。
技术研发人员：张哲维
受保护的技术使用者：力旺电子股份有限公司
技术研发日：2021.05.31
技术公布日：2022/1/13