容双节点翻转的SRAM存储单元的制作方法

容双节点翻转的sram存储单元
技术领域
1.本技术涉及半导体集成电路制造技术领域，具体涉及一种容双节点翻转的sram存储单元。


背景技术：

2.集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。即单个高能粒子击中半导体器件的敏感节点，粒子导致的电离会在器件里形成电流脉冲，随之导致器件逻辑软错误。
3.图1示出了相关技术中的sram(static random
‑
access memory，静态随机存取存储器)存储单元的电路结构，从图1中可以看出该sram存储器包括第一noms传输管和第二nmos传输管，第一noms传输管的源极和漏极分别连接在位线bl和存储节点q上，第二noms传输管的源极和漏极分别连接位线blb和存储节点qn，存储节点q和存储节点qn之间连接互锁的第一反相器和第二反相器，第一反相器和第二反相器的结构相同且都是采用由一个nmos管和一个pmos管连接形成的cmos反相器。
4.但是图1所示的sram存储器在其存储节点发生数据翻转时，由于电荷分享引起的双节点翻转，使得容一位节点翻转的sram存储单元失效，也不再具备容软错误的功能。


技术实现要素：

5.本技术提供了一种容双节点翻转的sram存储单元，可以解决相关技术中不具有抗软错误性能，导致存储功能失效的问题。
6.为了解决背景技术中所述的技术问题，本技术提供一种容双节点翻转的sram存储单元，所述容双节点翻转的sram存储单元，包括：锁存电路和传输电路
7.所述锁存电路包括八个反相器，八个所述反相器依次相连形成环形通路；每个所述反相器包括第一输入端、第二输入端和一个输出端；
8.确定所述锁存电路中的任意一个反相器为当前反相器，所述当前反相器的输出端，与所述当前反相器的前一反相器第一输入端相连，形成所述当前反相器的存储节点；
9.所述传输电路包括八个传输mos管，任意一个传输mos管对应连接一反相器的存储节点，且各个所述存储节点，按照所述环形通路的连接方向，通过对应传输mos管依次交替地连接第一位线和第二位线；八个所述传输mos管均连接字线，通过字线控制所述传输mos管的导通；
10.所述当前反相器的前一反相器第二输入端，连接所述当前反相器的在前第m个反相器输出端，所述在前第m个反相器的存储节点与所述前一反相器的存储节点共同连接同一位线。
11.可选地，所述前一反相器的第二输入端，连接所述当前反相器的在前第六个反相器输出端，所述在前第六个反相器的存储节点与所述当前反相器的存储节点共同连接到同一位线。
12.可选地，所述锁存电路中的任意一个反相器，包括nmos管和pmos管；
13.所述pmos管的一源漏端连接电源，所述pmos管的另一源漏端连接所述nmos管的一源漏端作为所述反相器的输出端，所述nmos管的另一源漏端接地；
14.所述反相器的两输入端分别为所述反相器中，pmos管的栅极和所述nmos管的栅极。
15.可选地，所述反相器的第一输入端为所述反相器nmos管的栅极，所述反相器的第二输入端为所述反相器pmos管的栅极。
16.可选地，所述反相器的第一输入端为所述反相器pmos管的栅极，所述反相器的第二输入端为所述反相器nmos管的栅极。
17.可选地，每个所述传输mos管的一源漏端连接对应反相器的输出端，所述传输mos管的另一源漏端连接第一位线或第二位线，所述传输mos管的栅极连接字线。
18.可选地，所述锁存电路中的任意一个反相器的第一输入端和第二输入端被配置为同时输入高电平信号，或同时输入低电平信号。
19.可选地，所述锁存电路中的八个反相器，按照按顺时针方向依次排布相连形成环形通路。
20.本技术技术方案，至少包括如下优点：本技术提供的容双节点翻转的sram存储单元，能够容许同时两个存储节点发生翻转的问题，即当有两个存储节点同时发生瞬态错误翻转时，该sram存储单元能通过自身反馈，使各存储节点回到原来正确的逻辑电平。
附图说明
21.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1示出了相关技术中的sram存储单元的电路结构；
23.图2示出了本技术一实施例提供的一种容双节点翻转的sram存储单元结构原理图；
24.图3示出了图2所示容双节点翻转的sram存储单元的简化原理图；
25.图4示出了图2所示的容双节点翻转的sram存储单元电路结构一实施例示意图；
26.图5示出了图2所示的容双节点翻转的sram存储单元电路结构，另一实施例示意图；
27.图6示出了图4提供的sram存储单元在进行各种操作时的节点电平变化曲线。
具体实施方式
28.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
29.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、
“
水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
30.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
31.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
32.图2示出了本技术一实施例提供的一种容双节点翻转的sram存储单元结构原理图，从图2中可以看出，本实施例的容双节点翻转的sram存储单元包括环形的锁存电路，和位于该环形锁存电路圆环中的传输电路。
33.所述传输电路包括八个传输mos管(m1至m8)，分别为第一传输mos管m1、第二传输mos管m2、第三传输mos管m3、第四传输mos管m4、第五传输mos管m5、第六传输mos管m6、第七传输mos管m7和第八传输mos管m8。八个传输mos管(m1至m8)中的任意一个传输mos管，其一端连接第一位线bl或第二位线blb，所有传输mos管均连接字线，通过该字线控制传输mos管的导通。
34.该锁存电路包括八个反相器(c1至c8)，分别为第一反相器c1、第二反相器c2、第三反相器c3、第四反相器c4、第五反相器c5、第六反相器c6、第七反相器c7和第八反相器c8。每个反相器均分别包括第一输入端、第二输入端和一个输出端。
35.八个反相器(c1至c8)按顺时针方向依次排布，且八个反相器(c1至c8)中任意一个反相器的输出端，与前一反相器的第一输入端相连，形成该反相器的存储节点，共形成八个存储节点(n1至n8)，从而八个反相器(c1至c8)依次相连形成环形通路，每个反相器的输入到输出方向为环路信号传播方向，与锁存电路中八个反相器(c1至c8)的连接方向一致。
36.所述传输电路中的任意一个传输mos管，对应连接一反相器的存储节点，且八个存储节点(q1至q8)按照八个反相器(c1至c8)所形成的环形通路的连接方向，通过对应的传输mos管，依次交替地连接第一位线bl和第二位线blb。
37.所述前一反相器的第二输入端连接在前第m个反相器的输出端，所述在前第m个反相器的存储节点与所述前一反相器的存储节点共同连接同一位线。
38.其中，该前一反相器指的是当前反相器按顺时针方向前方的第一个反相器，该在前第m个反相器指的是当前反相器按顺时针方向前方的第m的反相器，该m为大于1，小于等于7的整数。
39.示例性地，如图2所示，若确定第一反相器c1为当前反相器，该第一反相器c1的前一反相器为第二反相器c2，该第一反相器c1的输出端s1与第二反相器c2的第一输入端连接，形成第一反相器c1的存储节点，即第一存储节点q1。该第二反相器c2的第二输入端连接在前第六个反相器的输出端。需要解释的是，该第一反相器c1的在前第六个反相器，为第一反相器c1顺时针方向前方的第六个反相器，即该锁存电路的第七反相器c7。该第七反相器
c7的输出端s7连接第二反相器c2的第二输入端。其中第七反相器c7的存储节点q7与第一反相器c1的存储节点q1均通过对应的传输mos管连接在第一位线bl上。
40.若确定第二反相器c2为当前反相器，该第二反相器c2的前一反相器为第三反相器c3，该第二反相器c2的输出端s2与第三反相器c3的第一输入端连接，形成第二反相器c2的存储节点，即第二存储节点q2。该第二反相器c2的第二输入端连接在前第六个反相器的输出端。需要解释的是，该第二反相器c2的在前第六个反相器，为第二反相器c2顺时针方向前方的第六个反相器，即该锁存电路的第八反相器c8。第八反相器c8的输出端s8连接第三反相器c3的第二输入端。其中第八反相器c8的存储节点q8与第二反相器c2的存储节点q2均通过对应的传输mos管连接在第二位线blb上。
41.图3示出了图2所示容双节点翻转的sram存储单元的简化原理图，从图3中可以看出，第一反相器c1的两输入端分别连接第六反相器c6的输出端s6和第八反相器c8的输出端s8。第二反相器c2的两输入端分别连接第七反相器c7的输出端s7和第一反相器c1的输出端s1。第三反相器c3的两输入端分别连接第八反相器c8的输出端s8和第二反相器c2的输出端s2。第四反相器c4的两输入端分别连接第一反相器c1的输出端s1和第三反相器c3的输出端s3。第五反相器c5的两输入端分别连接第二反相器c2的输出端s2和第四反相器c4的输出端s4。第六反相器c6的两输入端分别连接第三反相器c3的输出端s3和第五反相器c5的输出端s5。第七反相器c7的两输入端分别连接第四反相器c4的输出端s4和第六反相器c6的输出端s6。第八反相器c8的两输入端分别连接第五反相器c5的输出端s5和第七反相器c7的输出端s7，从而形成环形锁存通路。
42.图2和图3所示的容双节点翻转的sram存储单元的工作原理：
43.若第一存储节点q1和第三存储节点q3的数据同时翻转，即第一反相器c1的输出端s1和第三反相器c3的输出端s3数据同时翻转。第一反相器c1的输出端s1和第三反相器c3的输出端s3作为第四反相器c4的两输入端，从而导致第四反相器c4的输出端s4数据翻转。即s1、s3和s4翻转，但是由于s2和s8电平正确，从而s3由翻转恢复正确电平，进而具有正确电平的s3和s5，确保s6电平正确，具有正确电平的s6和s8使得s1由翻转恢复正确，恢复正确的s1和s3使得s4恢复正确，至此，所有翻转节点都恢复正确电平数据。
44.由以上所述可以看出，本技术实施例提供的容双节点翻转的sram存储单元，能够容许同时两个存储节点发生翻转的问题，即当有两个存储节点同时发生瞬态错误翻转时，该sram存储单元能通过自身反馈，使各存储节点回到原来正确的逻辑电平。
45.图4示出了图2所示的容双节点翻转的sram存储单元电路结构一实施例示意图，从图4中可以看出，该锁存电路中的任意一个反相器，包括一个nmos管和一个pmos管。其中pmos管的一源漏端连接电源，pmos管的另一源漏端连接nmos管的一源漏端以作为该反相器的输出端，nmos管的另一源漏端接地；该反相器的两输入端分别为所述反相器中，pmos管的栅极和所述nmos管的栅极。图4所示实施例中，该锁存电路中的任意一个反相器，其第一输入端为该反相器nmos管的栅极，第二输入端为该反相器pmos管的栅极。从而该锁存电路中的任意一个反相器，当前反相器的输出端，连接前一反相器的nmos管栅极，前一反相器的pmos管栅极，连接当前反相器的在前第六个反相器的输出端。
46.图5示出了图2所示的容双节点翻转的sram存储单元电路结构，另一实施例示意图，图5所示实施例，其锁存电路中的任意一个反相器结构与图4所示实施例相同，即该锁存
电路中的任意一个反相器，包括一个nmos管和一个pmos管。其中pmos管的一源漏端连接电源，pmos管的另一源漏端连接nmos管的一源漏端以作为该反相器的输出端，nmos管的另一源漏端接地；该反相器的两输入端分别为所述反相器中，pmos管的栅极和所述nmos管的栅极。但图5所示实施例中，该锁存电路中的任意一个反相器，其第一输入端为该反相器pmos管的栅极，第二输入端为该反相器nmos管的栅极。从而该锁存电路中的任意一个反相器，当前反相器的输出端，连接前一反相器的pmos管栅极，前一反相器的nmos管栅极，连接当前反相器的在前第六个反相器的输出端。
47.图6示出了图4提供的sram存储单元在进行各种操作时的节点电平变化曲线，参照图6：
48.在该sram存储单元进行写操作时，字线wl置为高电平，从而图4所示的传输mos管m1值m8均处于开启状态。第一位线bl为高电平，第二位线blb置为低电平，或者，第一位线bl为低电平，第二位线blb置为高电平。数据通过第一位线bl和第二位线blb传入sram存储单元，并通过传输mos管m1值m8，到达该sram存储单元内的存储节点q1至q8，从而实现“0”或者写“1”写入操作。
49.在该sram存储单元进行保持操作时，字线wl置为低电平，从而图4所示的传输mos管m1至m8均处于关闭状态。第一位线bl与反相器存储节点q1、q3、q5和q7之间断开，第二位线blb与反相器存储节点q2、q4、q6和q8之间断开，该sram存储单元中的各存储节点，即反相器存储节点q1至q8之间互相锁定，能够保持数据存储数据状态。图5所示的变化曲线中，在sram存储单元进行保持操作阶段时，在12ns时刻，第一反相器c1的输出端s1和第三反相器c3的输出端s3因受到干扰脉冲seu的影响而发生瞬态错误翻转，但从图6中可以看出，本实施例提供的容双节点翻转的sram存储单，能通过自身反馈使各存储节点回到原来正确的逻辑电平。同样地，在52ns时刻，第一反相器c1的输出端s1和第三反相器c3的输出端s3因受到干扰脉冲seu的影响而发生瞬态错误翻转，但从图6中可以看出，本实施例提供的容双节点翻转的sram存储单，能通过自身反馈使各存储节点回到原来正确的逻辑电平。
50.在该sram存储单元进行读操作时，第一位线bl和第二位线blb预充电完成。使得字线wl置为高电平，从而图4所示的传输mos管m1至m8均处于开启状态。数据通过sram存储单元内的存储节点q1至q8，经传输mos管m1至m8，传输到对应的第一位线bl和第二位线blb上，实现sram存储单元数据保持后的读操作。
51.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。