一种内存测试方法和系统的制作方法
【技术领域】
[0001]本发明属于内存性能测试技术领域，尤其涉及一种内存测试方法和系统。
【背景技术】
[0002]为了有效确认系统内存的稳定性、可靠性等访问性能，往往需在系统内存满负载运行的场景下，长时间观测高负荷内存的真实运行情况，以判断其是否达到预期标准。
[0003]目前，一般需采用专门的硬件设备实现系统内存的满载测试，成本高、代价大，从而增加了展开和实施系统内存满载测试的难度。
【发明内容】
[0004]有鉴于此，本发明的目的在于提供一种内存测试方法和系统，旨在克服现有技术因需采用专门的硬件设备进行内存满载测试，而导致的测试成本高、代价大等弊端。
[0005]为此，本发明公开如下技术方案:
[0006]一种内存测试方法，包括:
[0007]接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为:待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；
[0008]将所述压力算法关联至所述目标解析区域；
[0009]在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；
[0010]接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。
[0011]上述方法，优选的，所述待测内存的物理地址所包含的各预设解析区域包括:列地址区域、高端行地址区域、Rank地址区域、Bank地址区域及低端行地址区域。
[0012]上述方法，优选的，所述各预设参数项包括:是否使用cache、读写模型、校验值类型、是否加入直接内存访问DMA。
[0013]上述方法，优选的，还包括如下的预处理过程:
[0014]为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。
[0015]上述方法，优选的，还包括:
[0016]为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。
[0017]上述方法，优选的，还包括:
[0018]采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；
[0019]其中，所述预设数据线及预设时钟线分别为连接双倍速率同步DDR控制器与待测内存的数据线、时钟线。
[0020]一种内存测试系统，包括:
[0021]请求接收模块，用于接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为:待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；
[0022]算法关联模块，用于将所述压力算法关联至所述目标解析区域；
[0023]参数值设定模块，用于在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；
[0024]内存测试模块，用于接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。
[0025]上述系统，优选的，还包括:
[0026]预处理模块，用于为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。
[0027]上述系统，优选的，还包括:
[0028]环境配置模块，用于为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。
[0029]上述系统，优选的，还包括:
[0030]验证处理模块，用于采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；
[0031]其中，所述预设数据线及预设时钟线分别为连接DDR控制器与待测内存的数据线、时钟线。
[0032]由以上方案可知，本发明接收用户的压力添加请求，该请求包括压力算法和目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；之后，将所述压力算法关联至所述目标解析区域；在为各预设解析区域分别关联相应的压力算法后，接受用户分别对预先集成的各预设参数项所设定的参数值；在此基础上，接收用户的内存测试请求，基于所设定的各参数值，并调用所关联的各压力算法进行内存测试。可见，本发明可通过软件模拟系统内存满负载运行的具体场景，进而实现内存满载测试，不需专门的硬件设备，成本低、代价小，为内存满载测试的展开和实施带来了便利。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0034]图1是本发明实施例一公开的内存测试方法的一种流程图；
[0035]图2是本发明实施例一公开的待测内存物理地址的解析区域划分示意图；
[0036]图3是本发明实施例二公开的内存测试方法的另一种流程图；
[0037]图4是本发明实施例三公开的内存测试方法的又一种流程图；
[0038]图5是本发明实施例三公开的数据线极限反转时的信号波形截图；
[0039]图6是本发明实施例三公开的数据线随机反转时的信号波形截图；
[0040]图7是本发明实施例四公开的内存测试系统的一种结构示意图；
[0041]图8是本发明实施例四公开的内存测试系统的另一种结构示意图；
[0042]图9是本发明实施例四公开的内存测试系统的又一种结构示意图。
【具体实施方式】
[0043]为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结解释如下:
[0044]DDR:Double Data Rate，双倍速率同步，是内存的一种协议简称。
[0045]PCB:Printed Circuit Board，印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体、电子元器件电气连接的载体。
[0046]CPU:Central Processing Unit，中央处理器，是一块超大规模的集成电路，是一台计算机的运算核心和控制核心，本申请中，在进行内存测试时，CPU通过DDR控制器访问内存。
[0047]Bootloader:在嵌入式操作系统中，Bootloader是在操作系统内核运行之前运行。可以初始化硬件设备、建立内存空间映射图，从而将系统的软硬件环境带到一个合适状态，以便为最终调用操作系统内核准备好正确的环境。
[0048]55aa型:其中，0x55转换成二进制是0b01010101，Oxaa转换成二进制是0bl0101010，所以55aa型表示数据是01交替的。
[0049]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0050]实施例一
[0051]本实施例公开一种内存测试方法，参考图1，所述方法可以包括以下步骤:
[0052]SlOl:接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域。
[0053]其中，对于一 PCB (Printed Circuit Board印制电路板)板上的待测内存来说，其映射的物理地址所包含的各个解析区域为:预先依据待测内存的物理地址解析方式或物理地址中各比特位的作用对待测内存物理地址进行比特位区间划分所得的各个区域，例如，在待测内存所映射的物理地址中，若某段比特位区间的作用为区分不同的Rank，则可将该段比特位区间划分为Rank地址区域。
[0054]本实施例以图2所示的待测内存为例，对本发明方法进行详细说明，其中，图2中待测内存的物理地址共包括5个解析区域:列地址区域、高端行地址区域、Rank地址区域、Bank地址区域及低端行地址区域。
[0055]为了对待测内存进行内存满载测试，本发明采用预先设计的压力算法来模拟系统内存的满负载压力，并通过在不同的解析区域添加不同的压力算法，实现在测试过程中为各个区域施加相应的数据访问负荷。基于此，在对待测内存进行满负载测试前，需首先依据待测内存物理地址中各解析区域的压力需求，为各解析