用于存储器单元的自终止写入的制作方法
【专利说明】用于存储器单元的自终止写入
[0001 ] 关于联邦政府赞助研究或开发的声明
本发明是根据由美国政府授予的09-C-0070在政府支持下完成的。政府在本发明中具有一定权限。
技术领域
[0002]本公开涉及存储器设备并且更具体地涉及使用可编程阻抗元件的非易失性存储器设备。
【背景技术】
[0003]大多数现代电子设备包括功率源、用于存储数据的部件、用于处理数据的部件、用于接收用户输入的部件、以及用于递送用户输出的部件。期望的是此类电子设备具有长的电池寿命、强大的处理能力以及大量数据存储，但是同时，也期望电子设备保持小且轻质的外形因数。为了满足这些冲突的需求，期望这些设备的部件变得更小，具有更好的性能。
[0004]一般地期望存储器部件例如以更快的读取和写入操作在较小的空间中存储更多数据。非易失性存储器的当前类型包括机电硬盘驱动器(hard drive)，其中读/写头从和向一系列旋转磁盘读取和写入数据。其它类型的非易失性存储器包括使用晶体管和其它设备(例如，电容器、浮栅M0SFET)以在没有任何移动部分且在具有更快的读取和写入访问的情况下存储数据的固态存储器。
【发明内容】
[0005]本公开一般地描述了用于向诸如碳纳米管(CNT)存储器设备之类的基于可编程阻抗元件存储器设备写入数据的技术。该技术在某些实例中可提供更快且更精确的读取和写入操作。
[0006]在一个示例中，在基于可编程阻抗元件存储器单元上执行写入操作的方法包括执行写入操作以改变可编程阻抗元件的电阻；在写入操作期间监视可编程阻抗元件的电阻；并且响应于检测到可编程阻抗元件的电阻已通过阈值值而终止写入操作。
[0007]在另一示例中，基于碳纳米管存储器设备包括碳纳米管(CNT)元件；读取电路，被配置成在写入操作期间确定CNT元件的电阻；以及写入电路，被配置成作为执行写入操作的一部分而改变CNT元件的电阻，其中，写入电路还被配置成基于读取电路检测到CNT元件的电阻已通过阈值值而终止写入操作。
[0008]在另一示例中，基于可编程阻抗元件存储器设备包括可编程阻抗元件；读取电路，被配置成在写入操作期间确定可编程阻抗元件的电阻；以及写入电路，被配置成作为执行写入操作的一部分而改变可编程阻抗元件的电阻，其中，写入电路还被配置成基于读取电路检测到可编程阻抗元件的电阻已通过阈值值而终止写入操作。
[0009]在附图和以下描述中阐述了本发明的一个或多个实施例的细节。根据该描述和附图以及根据权利要求，本发明的其它特征、目的和优点将是显而易见的。
【附图说明】
[0010]图1示出了可用来实施本公开的技术的基于碳纳米管存储器单元的电路图。
[0011]图2示出了如根据当前公开限定的CNT元件的Rhigh和Rlow分布的概念表示。
[0012]图3示出了跨CNT元件施加恒定高电压时的CNT元件电阻振荡的概念图示。
[0013]图4示出了用并未与CNT元件的电阻振荡周期(Tres_per1d)的一半匹配的恒定写I和写O Tpulse进行写入时的CNT元件电阻变化的概念图示。示出了写入操作(op)A—F0
[0014]图5示出了可用来实施本公开的技术的CNT存储器单元的阵列的图。
[0015]图6示出了对自终止参考电阻Rwritel_ref和RwriteO_ref进行写入时的CNT元件电阻变化的概念图。示出了写入操作(OP)A— F。
[0016]图7示出了根据本公开的技术的对基于可编程阻抗元件存储器单元执行写入操作的方法的流程图。
【具体实施方式】
[0017]本公开描述了基于可编程阻抗元件的非易失性存储器设备，其包括将在写入操作期间监视设备的可编程阻抗元件的电阻的电路。当功率被去除时保持已编程阻抗状态的可编程阻抗元件的示例是碳纳米管(CNT)元件。有时将相对于CNT元件来描述本公开的技术，但应理解的是该技术一般地适用于利用可编程阻抗元件的任何存储器设备，该可编程阻抗元件的阻抗在功率被去除时被改变以定义“O”和“I”数据状态，无论该设备是否保持已编程状态。此类设备的示例可包括在磁阻RAM (MRAM)中使用的巨磁阻(GMR)电阻器和磁隧道结(MTJ);在自旋转移矩RAM (SPRAM)中使用的自旋转移矩设备；在相变RAM (PCRAM)中使用的硫属化物电阻器；在电阻开关RAM (RRAM)中使用的金属氧化物(MOx)设备；在导电桥RAM (CBRAM)中使用的可编程银扩散金属化单元(PMC);能够放置在电阻器RAM (ReRAM)中的任何忆阻器类型的设备。
[0018]与通过向CNT元件施加电压达固定持续时间来执行写入操作的典型CNT存储器设备相比，本公开的CNT存储器设备施加写入条件达非固定持续时间。通过监视CNT元件的电阻以确定CNT元件已达到期望电阻的时间，本公开的CNT存储器设备可以在实现CNT元件中的期望电阻时终止写入条件，如下面将更详细地解释的，这可改善设备性能。
[0019]图1是可用来实施本公开的技术的基于碳纳米管存储器单元100的电路图。存储器单元100可形成包括例如数百亿个存储器单元或更多的较大存储器设备的一部分。碳纳米管存储器单元100包括CNT元件102、能够被接通和关断以控制对CNT元件102的存取的存取金属氧化物半导体场效应晶体管(存取M0SFET) 104、字线(WL) 106、位线(BL) 108以及位线(BL) 109。CNT元件102包括第一端子110和第二端子112，并且存取MOSFET 104包括第一端子114、第二端子115和第三端子116。位线109在节点处连接到端子112，并且位线108在节点处连接到端子114。字线106在节点处连接到存取MOSFET 104的端子116且控制存取MOSFET 104的接通和关断。端子115连接到端子110。
[0020]端子116对应于存取MOSFET 104的栅极，并且端子114和端子115对应于存取MOSFET 104的源极和漏极。当字线106电压被设置成将存取MOSFET 104接通的值时，电流能够流过MOSFET，位线108电压被传递到CNT元件102端子110上，并且允许电流流过CNT元件102。当字线106电压被设置成将存取MOSFET 104关断的值时，电流不能流过M0SFET，位线108电压被与CNT元件102端子110隔离，并且不允许电流流过CNT元件102。用于此电路的功率源(在图1中未示出)提供电源电压。本公开遵循这样的惯例，即电源节点的更正的(more positive)被标记为Vdd,并且电源节点的更负的(more negative)被标记为Vss。
[0021]如在本公开中所使用的，术语节点一般指的是其中两个或更多端子相互连接或者其中一个或多个端子连接到线、诸如位线108、位线109或字线106的连接点。在图1中，例如，MOSFET 104的端子115和CNT元件102的端子110在节点处相连；M0SFET 104的端子和字线106在节点处相连；M0SFET 104的端子114和位线108在节点处相连；并且CNT元件102的端子112和位线109在节点处相连。通常，如果向端子或线施加电压，则也向同一节点的所有端子和线施加相同的电压。例如，在图1的示例中，如果向位线108和位线109施加电压差，则也向端子114和端子112施加该相同的电压差，其分别地与位线108和位线109形成节点。作为另一示例，如果向字线106施加电压，则向端子116施加该相同的电压，其与字线106形成节点。
[0022]可以使存储器单元100以存储单个数据位(即“O”或“I”)的方式操作。存储器单元100的存储数据状态可以是CNT元件102的电阻值的函数。CNT元件102的电阻值在其能够被设置成期望值(即高或低)的意义上可以认为是可编程的，并且可以认为此期望值表示数字数据的位。例如，用于CNT元件102的高电阻值可对应于数字“O”且用于CNT元件102的低电阻值可对应于数字“I”。可根据跨端子110和112施加于CNT元件102的电流和电压而改变CNT元件102的电阻值。通常，通过向C