多阶存储器单元读取的制作方法
【技术领域】
[0001]本发明的实施例一般涉及存储器装置，并且更具体地说，涉及在不同阶施加不同电压电平以读取存储器单元。
[0002]版权声明/许可
此专利文档的公开的部分可含有受到版权保护的资料。版权拥有人不反对任何人复制该专利文档或专利公开，因为它出现在专利和商标局专利文件或记录中，但另外无论什么都保留所有的版权权利。版权声明应用于下面所描述的所有数据，并且在所附的附图中，以及应用于下面描述的任何软件:版权◎ 2014，英特尔公司，保留所有权利。
【背景技术】
[0003]计算装置依赖存储装置来存储计算装置中使用的代码和数据。某些存储器装置是字节可寻址的，其中存储器单元在字线与位线之间。通过一些存储器单元技术，读取存储器单元可引起对存储器装置内容的非故意改变(称为单元扰动)。更具体地说，与读取存储器单元关联的电流可引起存储器装置变热，并引起所存储数据的不稳定性，以及使用更多功率。存在能够读取存储器单元必需的一定量的电流。将理解，甚至众所周知的半导体处理技术都导致存储器装置内以及从装置到装置的操作和性能变化。读取电压电平的传统方法通常针对以较低读出裕度为代价的最坏情况电流。虽然可增大电流以改进读出裕度，但增大电流具有增大功耗以及引起增大的单元扰动的负面影响。从而，传统方法倾向于在读出裕度与单元扰动之间的折衷，这可负面影响了读取性能。
【附图说明】
[0004]如下描述包含具有作为实现本发明实施例的示例给出的图示的附图的讨论。附图应该作为示例而不是作为限制进行理解。如本文所使用的，对一个或多个“实施例”的提及要理解为描述包含在本发明至少一个实现中的具体特征、结构和/或特性。从而，在本文中出现的诸如“在一个实施例中”或“在备选实施例中”的短语描述了本发明的各种实施例和实现，并且不一定都指同一实施例。然而，它们也不一定是互斥的。
[0005]图1是具有存储器装置的系统的实施例的框图，在所述系统中执行多阶读取操作。
[0006]图2是执行多阶读取操作的系统中的电压波形的实施例的图示。
[0007]图3是执行两阶读取操作的系统中的电压波形的实施例的图示。
[0008]图4是提供多阶读取操作的字线和位线驱动器的实施例的电路图示。
[0009]图5是用于在多阶中读取的过程的实施例的流程图。
[0010]图6是可实现多阶读取的计算系统的实施例的框图。
[0011]图7是可实现多阶读取的移动装置的实施例的框图。
[0012]下面描述某些细节和实现，包含附图的描述，附图可描绘一些或所有下面描述的实施例，以及讨论本文呈现的发明概念的其它可能实施例或实现。
【具体实施方式】
[0013]本文所描述的多阶读取(其也可被称为多级读取)可减少电流尖脉冲并减少在读取操作期间存储器单元的变热。存储器装置包含全局字线驱动器以将字线连接到读出电路并将局部字线驱动器局部连接到选择的存储器单元。字线驱动器可将选择的字线充电到读取电压，为施加到选择的存储器单元的位线的位线电压做准备。全局字线驱动器和局部字线驱动器有选择地将选择的存储器单元的字线连接到读出电路，以在施加一个或多个位线电压电平之后给来自选择的存储器单元的读出电路充电。控制逻辑可有选择地启用和禁用部分全局字线驱动器和/或局部字线驱动器，以及向位线施加不同的离散电压电平以执行多阶读取。控制逻辑可通过控制部分全局字线路径并通过控制在具体位线电压要启用的局部字线路径来控制读取阶的电容。
[0014]通过有选择地启用和禁用来自选择的存储器单元的全局字线驱动器和局部字线驱动器，以及施加不同离散位线电压电平，控制逻辑可根据正读取的存储器单元的阈值电压的函数动态改变字线电容。将理解，在一个或多个节点有选择地接进全局字线路径并有选择地接进局部字线路径可提供在存储器单元所看到的不同电容。从而，通过有选择地控制沿路径的什么节点从字线或存储器单元连接或断开，控制逻辑可动态改变由存储器单元在读取期间看到的有效电容。控制逻辑可减小多阶中的有效电容，以及增大位线电压。从而，多阶读取可使读取在工艺变化上更一致，改进读出裕度与单元扰动之间的折衷。
[0015]如上面所提到的，对存储器单元读取的一个传统方法最小化字线电容以控制读取期间的最坏情况温度。然而，对于具有低电压阈值的存储器单元，此类技术导致低读出裕度，影响读取性能。虽然增大电容可改进读出裕度，但此类电容增大倾向于随着增大的电流结果而增大单元扰动。这些关系形成在读出裕度与单元扰动之间的折衷中涉及的基本问题。传统最坏情况方法选择固定单元扰动和读出裕度折衷。多阶读取使用多阶动态改变控制折衷的机制。
[0016]多阶读取可按照如下实现。控制逻辑将字线充电到支持存储器单元读取的电压电平。表达控制逻辑一般用于指解码逻辑和/或操作负责读取读出的驱动器的逻辑，如果考虑与解码逻辑分开。如本文所描述的，控制逻辑可有选择地控制在沿字线路径的不同节点的驱动器。控制逻辑可包含控制位线操作的逻辑以及控制字线操作的逻辑。将理解，位线逻辑可进一步被视为分离全局位线和局部位线控制，以及全局字线和局部字线控制。全局位线和全局位线分别指的是应用于一组位线或字线的驱动器和/或其它电路。局部位线和局部位线分别指应用于特定位线或字线的驱动器和/或其它电路。字线和/或位线指的是在许多(例如数十、数百或数千)存储器单元上延伸的导线。如本文所使用的，字线路径可指的是将驱动器连接到字线的路径和/或将驱动器连接到字线的路径加上字线本身。控制逻辑对字线充电所使用的特定电压电平和/或位线电压将取决于系统实现以及用于系统实现的存储器技术。对字线充电的电压的值将随实现改变，如本领域技术人员将理解的。字线电压的值可基于提供在初始位线电压的良好读取所需的电平(例如基于读出电路的架构)。多阶读取增大位线电压，以及改变在存储器单元所看到的有效字线电容。多阶读取的每个阶都可被视为具有对应于字线电容的特定位线电压电平。位线电压电平通过将位线斜升到该电压电平来提供。字线电容通过选择沿字线路径的不同节点来提供。
[0017]在一个实施例中，一旦选择的字线被充电，控制逻辑就使全局字线浮动，例如通过控制逻辑取消选择全局字线驱动器。在一个实施例中，控制逻辑保持局部字线驱动器被选择，同时使字线从连接到读出电路的全局驱动器电路浮动。控制逻辑然后将位线电压斜升到初始值或初始电压电平。初始电压电平低于触发或阈值处理存储器单元所期望的传统电压电平。在一个实施例中，位线的初始电压电平基于存储器装置的存储器单元的阈值电压的期望分布。例如，可能存在触发具有基于处理中的差异的不同阈值电压的存储器单元所期望的电压范围。初始电压可以是引起一定百分比的装置阈值处理(例如50%、33%、25%)所期望的电压电平。
[0018]将理解，对参考多阶读取所描述的电压电平的提及指的是控制逻辑对位线充电的电平。电压电平保持至少某个延迟周期，并且不仅仅是在斜升到某个电压电平时瞬间或瞬时通过的电压值。例如，假定估计触发所有存储器单元的电压是电压Vdm，其高于最高期望Vt (阈值电压)。使用50%阈值作为示例，进一步假定期望所有存储器单元的50%在电压Vdm-Vpart触发，其中Vpart表示电压步长，其中电压电平Vdm_Vpart将触发存储器单元的50%ο控制逻辑可斜升到初始电压Vinitial = Vdm-Vpart，并且保持电压电平Vinitial足够长以允许存储器单元触发(这也可被称为“按扣(snapping)”)。将理解，当Vbl_Vwl=Vt时，或者当位线电压减去字线电压等于存储器单元的阈值电压时，存储器单元将触发，控制逻辑然后可具有用于另一阶读取的下一电压电平，其是Vdm(对于两阶读取)或者是Vdm与Vinitial之间的某一值(对于多于两阶的读取)。
[0019]在一个实施例中，控制逻辑通过在倾斜位线之后取消选择局部字线驱动器来使局部字线浮动。在一个实施例中，控制逻辑可在取消选择局部字线驱动器之后进一步倾斜电压。控制逻辑可将位线斜升到最终电压(例如Vdm)。在一个实施例中，通过使字线路径的不同节点“浮动”实现了多于两阶的读取。从而，使全局字线浮动可指的是一个或多个阶的全局字线浮动，其中有选择地禁用全局字线路径的一个或多个部分。通常，使局部字线浮动指的是使局部字线浮动，其中有选择地禁用局部字线路径。在一个实施例中，一旦控制逻辑将位线倾斜到最终电压，控制逻辑然后能斜降位线电压为读取做准备。在一个实施例中，控制逻辑通过选择局部字线驱动器和全局字线驱动器以将选择的存储器单元连接到读出电路来执行读取。读出电路将节点与参考电压比较，其中节点通常被称为HNREG，其与参考电压比较以确定存储器单元的状态。通过选择字线驱动器，HNREG节点然后可从存储器单元充电。将理解，使全局字线浮动可调整字线电容。从而，在阶中使字线浮动并倾斜位线可减小有效电容以管理具有高Vt的存储器单元的读取扰动，这不影响具有低Vt的存储器单元的读出裕度(其将在倾斜电压之前已经触发)。
[0020]在一个实施例，施加初始电压，而不需使全局字线浮动。从而，多阶读取的第一阶可以是非浮动读取，也称为伪静态读取。如果第一阶是非浮动读取，则可能存在三阶读取，例如然后通过在第二阶使全局字线浮动，并且在第三阶使局部字线浮动。在一个实施例中，用读出电路(例如读出放大器)读出HNREG节点可执行多次。例如，控制电路可在位线电压斜升的每个阶执行读取读出。对于两阶读取，控制电路可读出HNREG两次。在一个实施例中，在最终位线电压达到之后，控制电路仅读出HNREG —次。用某些相变存储器装置的仿真指示两阶读取后面是在第二位线电压阶结束时读出，提供了良好热性能，以及良好读出裕度性能和读取等待时间性能。不同技术可以不同地执行。
[0021]将理解，通过执行多阶读取，系统设计者可更仔细地管理读出裕度与存储器单元温度之间的折衷。多阶读取可用于最小化存储器单元温度，同时保持类似于传统上可实现的读出裕度。多阶读取备选地可用于最大化读取期间的读出信号，而没有增大传统上可达成的存储器单元温度。不同电压阶的电压电平可基于想要的结果(即，改进的存储器单元热性能、改进的读出裕度或二者)进行调整。
[0022]读出裕度是存储器单元的阈值电压Vt的函数。从而，单元Vt越低导致读出裕度越低。当存储器单元上的电压等于vt时，存储器单元在低位线倾斜期间阈值处理、触发或按扣。在阈值处理之后，位线通过存储器单元对字线充电。由于字线电容相对小，因此电荷共享相对于执行读取的时间快速发生，并且从而存储器单元快速关断。当存储器单元阈值处理时，vt越高，位线电压将越高。从而，当vt越高时，触发存储器单元需要的位线电压越尚，并且与字线共孚的电荷随后越尚。
[0023]单元温度也是存储器单元Vt的函数，并且可引起读取扰动。再者，越高Vt需要越高位线电压来触发存储器单元。从而，Vt越高导致通过存储器单元的峰值电流越高，因为峰值电流等于单元上的电压除以单元的阻抗。响应于阈值处理，电流越高导致存储器单元的温度越高，并且从而增大了读取扰动的风险。
[0024]在一个实施例中，多阶读取在下一代存储器系统中执行，其可配置为两级存储器(2LM)系统或具有两级存储器的系统。在2LM配置中，硬件平台可包含第一级存储器，其可被称为近存储器。在一个实施例中，近存储器被实现为易失性存储器。硬件平台还可包含第二级存储器，其可被称为远存储器。在一个实施例中，远存储器被实现为非易失性存储器。远存储器比近存储器大并且慢，但具有确定状态，即使存储器装置中断了功率。本文描述的非易失性存储器是字节可寻址的，并且能以传统上存取易失性存储器的相同方式寻址。近存储器可为远