专利名称：由编程准位的交换改善多位阶单元的编程速度的制作方法
技术领域：
本发明的实施例是有关于一种半导体存储器，且特别是关于一种编程 (programming)半导体存储器的方法。
背景技术：
电荷补捉存储器(意指闪存)是广泛地应用于各种电子装置。例如相机，手机、个人数字助理，调制解调器及笔记型计算机等各类产品。电荷撷取存储器可储存相对大量的资料于相对的小空间。储存于电荷补捉存储器中的资料即使施加的电源消失仍可保持其完整性。电荷补捉存储单元可由修改与其相关的临界电压来被编程。由施加参考电压及侦测电流准位可从存储单元中读取资料。单位阶存储单元(single-level cell SLC)可编程至二个可区别的临界准位之一以储存一位信息。当此存储单元支持四或八个可区别的临界准位，此存储单元即可各别地储存二或三位的资料。可储存超过一位资料的存储单元被视为多位阶存储单元(multi-level cell，MLC)。编程(例如是写入)电荷补捉存储器所需时间可与从存储器中读取所需时间做相对地广泛比较。当应用于资料需要被尽快储存的相关电子装置(例如数字相机)，冗长的编程时间会妨碍存储器的操作效率而降低电子装置的整体效能。所以存在于电荷补捉存储器中减少编程时间的需求于先前的技术中。
发明内容
本发明的实施例由提供编程多位阶电荷补捉存储器单元阵列的方法来满足这个需求。根据此阵列的原始操作(例如是预定匹配定义)，每一不同字符被匹配至不同的编程电压准位，且具相同值的字符以相同的编程电压准位被编程。根据本发明实施例的方法，接收一组待编程的字符，计算此组待编程字符中，每一不同字符的出现数以决定对应每一不同字符的频率数，且修正匹配(根据阵列的原始操作)，使得所述不同字符中至少一个的编程电压准位被改变。其它事情为相同，较高的编程电压准位需要同量的较长编程时间。本发明实施例的特征是以不增加编程此组待编程字符的时间的方式来修改匹配。根据此方法的一实现方式，此修改动作可实际上减少编程此组待编程字符所需要的时间。本方法的一特别实施例由产生第一列表，该第一列表包括以电压增加的顺序排列的编程电压准位，和产生第二列表，此第二列表包括以频率数减少的顺序排列的一些不同字符。在此，于第二列表的一些字符一对一对应于第一列表的一些编程电压准位。第二列表中的每一字符关联至第一列表中相对应的编程电压准位，且依据对应的定义定义交换规则。当已经或将会为了具有文法通顺的功能说明的目的来描述装置和方法，则可明显的了解权利要求范围，除非另有说明，否则由“方法”或“步骤”限制的解释不被理解为任何必要限制方式，而是是被授与该意义的全部范围和由在等效司法原则下权利要求范围所提供的等效定义。本发明提供一种多位阶单元半导体存储器编程方法，包括在一多位阶电荷补捉存储器单元阵列中，每一不同字符被匹配至不同的编程电压准位，且具相同值的字符以相同的编程电压准位被编程；接收一组待编程字符；计算该组待编程字符中，每一不同字符的出现数以决定对应所述不同字符的频率数；以及修改匹配的关系，使得所述不同字符中至少一个的编程电压准位被改变。本发明还提供一种多位阶单元半导体存储器编程方法，包括在一多位阶电荷补捉存储器单元阵列中，每一不同字符被匹配至不同的编程电压准位，且具相同值的字符以相同的编程电压准位被编程；接收一组待编程字符；一计算动作，计算该组待编程字符中，每一不同字符的出现数；以及一修改动作，修改匹配关系，使得至少一字符被匹配至一较低编程电压准位。本发明又提供一种多位阶单元半导体存储器装置，包括一电荷补捉存储器单元阵列，根据一预定匹配定义被用以储存多位阶资料，该预定匹配定义匹配不同字符与不同编程电压准位；以及一处理器，接收一组待编程字符，该处理器被用以计算出该组待编程字符中的一高频率数字符，且该处理器被用以改变该高频率数字符的匹配定义，改编程该高频率数字符至一较低编程电压准位。倘若依上下文、说明书和所属技术领域中具有通常知识者的知识而言，于此叙述的任何特征或特征的组合将不致于造成相互不一致的情况下，任何于此叙述的任何特征或特征的组合皆属于在本发明实施例的范围。另外，任一特征或特征组合得以特别地从本发明的任一实施例中排除在外。为了概括说明本发明实施例，描述了本发明实施例中一些方面、优点和新颖特征。当然，我们当可明了不必将所有这些方面的观点、优点或特征包含于本发明任一特定的实施方式之中。鉴于下述详细说明和其后的权利要求范围，当可提出本发明的其它优点及其它的方面。
为进一步说明本发明的具体技术内容，下面根据附图和实施例对本发明进行详细说明，其中图1是说明用于四位阶电荷补捉存储器单元(charge-trappingmemory cell CTMC)中编程电压准位的分布图。图2是总结编程四位阶CTMC与位阶3资料的已知方法的流程图。图3是说明根据本发明编程四位阶CTMC的第一方法的实现方式的流程图。图4是描述根据第一方法来读取已被编程的四位阶CTMC的方法的实现方式的流程图。图5是解释根据本发明编程四位阶CTMC的第二方法的实现方式的流程图。
图6是一装置根据本发明用以从多位阶CTMC中编程及读取的方块图。图7A是说明本发明的方法的图示。图7B是根据本发明的第二方法来实现编程准位交换的装置的局部示意图。图7C是根据本发明的第二方法控制从多位阶电荷捕捉存储器所做读取动作的装置的示意图。
具体实施例方式以下将详细提出本发明的较佳实施例，并伴随
其范例。应注意的是，附图是以简化形式出现，并非自动假设为作为所有实施例中的精确比例。于附图及说明中尽可能利用相同或类似的标号来提及相同或类似的部件。这表示他们为本发明中不同方面的实现方式的范例，且根据一些但不是全部的实施例，预设为按比例。根据一些实现方式，当依比例解释描述这些附图中的架构，而在其它实现方式中则不用依比例解释这些相同的架构。针对伴随的附图，揭露的内容中采用了指向性词语，例如是顶、底、左、右、上、下、在上面、在上方、下、在下面、后面、以及前面，采用这些词语的目的只为了方便和清楚说明而已。 这些指向性词语不应以任何方式用来作为限制本发明的范围。可结合此领域的已知的各种集成电路技术来实作本发明的实施例，而且于此只包括了一些为了理解本明所需而实作上常用的步骤。一般来说，本发明的实施例能应用于半导体装置和方法的领域。然而为了说明目的，以下的说明是针对一存储器装置和其相关方法。电荷撷取存储器单元(charge-trapping memory cells CTMCs)的阵列中，存储器单元可由提供编程电压和改变单元中的临界电压Vt来被编程。更精确的说，编程电压产生有足够动能能量的电子以达到和变成撷取于单元中晶体管闸极，其中电子可影响单元中的临界电压Vt。单位阶CTMC可被编程至二编程(例如是编程电压)准位其一，其中多位阶 CTMC可被编程至，例如是四、八、十六编程准位其一。图1说明四位阶CTMC的编程准位。根据说明范例，位阶0的Vt分布是对应至未编程或擦除状态，亦即位阶O的临界电压Vt对应至包含“均为1”的资料的多位阶CTMC。于图1中，位阶0的临界电压Vt的数值可对应到一对二进制资料数值(例如是字符)11，位阶 0的Vt分布可视为分布5或分布10其一。位阶1的Vt分布的值15可对应到字符10，位阶 1的Vt分布的值15可能大于第一编程确认准位PVl 20但小于第二编程确认准位PV2 25。 同样的，例如是位阶2的Vt分布的值30可对应到字符00，位阶2的Vt分布的值30可能大于第二编程确认准位PV2 25但小于第三编程确认准位PV3 35。位阶3的Vt分布的值40 可能大于第三编程确认准位PV3 35且可对应到字符01。一般而言，每一个2位字符对应到 (例如是匹配至)四编程准位之一。同样的，3位字符对应到八编程准位之一，且对于拥有较大数目的位字符也是如此。图1中所说明的字符与编程准位的关系可被称为“编码架构(codescheme) ” (例如是芯片中的编码架构)，而编码架构是用来规定输入资料位(例如是字符)怎么被转化 (例如是储存或编程)至物理存储器(例如为编程准位)。例如，根据特定范例，字符11可对应到编程准位0，字符10可对应到编程准位1，以此类推。每一不同字符因此直接的(且唯一的)与不同编程准位相关联(例如是匹配)，这代表具相同值字符(例如是所有的字符10)于阵列中被编程至相同电压准位。此详细编码架构于图1中说明，且图1可被认为是一个“原始”(例如是预定匹配定义或芯片特有)编码架构的范例，此编码架构定义字符和预定匹配定义所匹配的编程准位的对应关系，概述如下表1 :表 1(原有编码架构)
权利要求
1.一种多位阶单元半导体存储器编程方法，包括在一多位阶电荷补捉存储器单元阵列中，每一不同字符被匹配至不同的编程电压准位，且具相同值的字符以相同的编程电压准位被编程； 接收一组待编程字符；计算该组待编程字符中，每一不同字符的出现数以决定对应所述不同字符的频率数;以及修改匹配的关系，使得所述不同字符中至少一个的编程电压准位被改变。
2.如权利要求1所述的多位阶单元半导体存储器编程方法，其中 较高的编程电压准位需要相称地较长的编程时间；以及修改匹配的关系不会增加编程该组待编程字符所需的时间。
3.如权利要求2所述的多位阶单元半导体存储器编程方法，其中修改匹配的关系会减少编程该组待编程字符所需的时间。
4.如权利要求1所述的多位阶单元半导体存储器编程方法，其中修改匹配的关系的步骤包括产生一第一列表，该第一列表包括以电压增加的顺序排列的编程电压准位； 产生一第二列表，该第二列表包括以频率数减少的顺序排列的所述不同字符，使得于该第二列表的所述不同字符一对一对应于该第一列表的所述编程电压准位；以及将该第二列表中的每一字符关联至该第一列表中相对应的编程电压准位，且依据对应的关系定义一交换规则。
5.如权利要求4所述的多位阶单元半导体存储器编程方法，还包括 根据对应的关系来编程该组待编程字符；以及写入该交换规则。
6.如权利要求5所述的多位阶单元半导体存储器编程方法，还包括 读取该交换规则；从该多位阶电荷补捉存储器单元阵列中，撷取该组已编程字符中的至少一部分；以及根据该交换规则，恢复该部分。
7.一种多位阶单元半导体存储器编程方法，包括在一多位阶电荷补捉存储器单元阵列中，每一不同字符被匹配至不同的编程电压准位，且具相同值的字符以相同的编程电压准位被编程； 接收一组待编程字符；一计算动作，计算该组待编程字符中，每一不同字符的出现数；以及一修改动作，修改匹配关系，使得至少一字符被匹配至一较低编程电压准位。
8.如权利要求7所述的多位阶单元半导体存储器编程方法，其中 该计算动作包括计算出一高频率数字符；以及该修改动作包括匹配该高频率数字符至一较低编程电压准位。
9.如权利要求7所述的多位阶单元半导体存储器编程方法，其中 在该修改动作前，一最低准位字符被匹配至一较低编程电压准位； 在该修改动作前，一高频率数字符被匹配至一第一编程电压准位； 该修改动作匹配该最低准位字符至该第一编程电压准位；以及该方法还包括根据该修改动作匹配的关系来编程该组待编程字符。
10.如权利要求7所述的多位阶单元半导体存储器编程方法，还包括得到一交换规则；从该多位阶电荷补捉存储器单元阵列中，撷取该组已编程字符中的至少一部分；以及根据该交换规则，恢复该部分字符。
11.如权利要求7所述的多位阶单元半导体存储器编程方法，其中该修改动作包括匹配一高频率数字符至该多位阶电荷补捉存储器单元阵列的一最低编程电压准位。
12.—种多位阶单元半导体存储器装置，包括一电荷补捉存储器单元阵列，根据一预定匹配定义被用以储存多位阶资料，该预定匹配定义匹配不同字符与不同编程电压准位；以及一处理器，接收一组待编程字符，该处理器被用以计算出该组待编程字符中的一高频率数字符，且该处理器被用以改变该高频率数字符的匹配定义，改编程该高频率数字符至一较低编程电压准位。
13.如权利要求12所述的多位阶单元半导体存储器装置，其中每一不同字符被匹配至不同编程电压准位；具相同值的字符以相同的编程电压准位被编程；以及该处理器被用以计算出该组待编程字符中一频率数最高字符，且该处理器被用以改变该频率数最高字符的匹配定义，改编程该频率数最高字符至一较低编程电压准位。
14.如权利要求13所述的多位阶单元半导体存储器装置，其中该处理器被用以改变该频率数最高字符的匹配定义，改编程该频率数最高字符至一最低编程电压准位。
15.如权利要求12所述的多位阶单元半导体存储器装置，其中每一不同字符被匹配至不同编程电压准位；具相同值的字符以相同的编程电压准位被编程；以及该处理器被用以改变该高频率数字符的匹配定义，改编程该高频率数字符至一最低编程电压准位。
16.如权利要求12所述的多位阶单元半导体存储器装置，该处理器被用以将该高频率数字符像记录码一样写入存储器。
17.如权利要求12所述的多位阶单元半导体存储器装置，该处理器包括一最大搜寻模块，该最大搜寻模块被用以搜寻该组待编程字符以发现一频率数最高字符，且该最大搜寻模块被用以将该频率数最高字符像记录码一样写入存储器，且该处理器还包括一第一层改变单元，该第一层改变单元被用以接收该组待编程字符和该记录码，且第一层改变单元修改该频率数最高字符的匹配定义使得该频率数最高字符被匹配至一最低编程电压准位。
18.如权利要求12所述的多位阶单元半导体存储器装置，其中该电荷补捉存储器单元阵列被用以储存四位阶资料。
19.如权利要求12所述的多位阶单元半导体存储器装置，还包括一记录码缓存器用以储存该记录码。
20.如权利要求12所述的多位阶单元半导体存储器装置，还包括一些感测放大器，用以根据一预定匹配定义从该多位阶电荷补捉存储器单元阵列中接收一组已编程字符；以及一第二层改变单元，被用以从所述感测放大器中接收该组已编程字符和一记录码，以及根据该记录码恢复该组已编程字符。
全文摘要
一种于多位阶电荷补捉存储器阵列中储存资料的方法。在待编程的资料上执行出现率(例如是频率)的分析，以识别结合高编程电压和高出现频率的资料字符。这些字符被再分配以减少编程时间。
文档编号G11C16/10GK102201261SQ201010144770
公开日2011年9月28日 申请日期2010年3月22日 优先权日2010年3月22日
发明者周聪乙, 陈弟文 申请人:旺宏电子股份有限公司