[0018]图3是本发明带复位存储单元结构图。
[0019]图4是本发明读电路结构图。
【具体实施方式】
[0020]本发明是一种具有列选和写位线共享的可复位静态随机存储单元，以下将结合说明书附图进一步阐述本发明。
[0021]图1为本发明提出的可复位SRAM单元总体结构图。它由写电路、带复位存储单元和读电路三部分组成，共有六个输入端和一个输出端。六个输入端分别是写位线信号输入端WBL、互补写位线信号输入端WBLB、行写字线信号输入端WWL、列写字线信号输入端CWL、复位信号输入端RESET和读字线信号输入端RWL ;输出端是读位线信号RBL。写电路通过存储节点Q、QB将数据写入带复位存储单元，读电路受RWL和QB的控制。
[0022]图2为本发明的写电路结构图。写电路有四个输入端和两个输出端，输入端为WBL、WBLB、WffL和CWL，输出端为Q和QB。写电路由四个NMOS管组成，其中，第一 NMOS管的源极Nsl连接WBL，漏极Ndl连接第二 NMOS管的源极Ns2，栅极Ngl连接WffL ;第二 NMOS管的源极Ns2连接第一 NMOS管的漏极Ndl，漏极Nd2成为输出端Q，栅极Ng2连接CWL ;第三NMOS管的源极Ns3成为输出端QB，漏极Nd3连接第四NMOS管的源极Ns4，栅极Ng3连接CffL ;第四NMOS管的源极Ns4连接第三NMOS管的漏极Nd3，漏极Nd4连接WBLB，栅极Ng4连接 WffL。
[0023]图3为本发明的带复位存储单元电路结构图。它由第一与非门和第一反相器组成，包含两个输入端和一个输入输出端。其中输入端是RESET和Q，输入输出端是QB。当写电路工作时，QB是带复位存储单元的输入端；当读电路工作时，QB是带复位存储单元的输出端。其中，第一与非门的输入端INl连接RESET信号，输入端IN2连接第二 NMOS管的漏极Nd2(即存储节点Q)，输出端OUTl连接第一反相器的输入端IN(即存储节点QB);第一反相器的输出端0UT2连接第一与非门的输入端IN2，输入端IN连接第一与非门的输出端OUTl。
[0024]图4为本发明的读电路结构图。读电路有两个输入端和一个输出端，输入端为RWL和QB，输出端是RBL。读电路由两个NMOS管组成，其中，第五NMOS管的源极Ns5连接地VSS，漏极Nd5连接第六NMOS管的源极Ns6，栅极Ng5连接存储节点QB ;第六NMOS管的源极Ns6连接第五NMOS管的漏极Nd5，漏极Nd6连接读位线信号RBL，栅极Ng6连接读字线信号RWL。
【主权项】
1.一种具有列选和写位线共享的可复位静态随机存储单元，其特征在于具有列选和写位线共享的可复位静态随机存储单元由写电路、带复位端存储单元和读电路三部分组成，有六个输入端和一个输出端，六个输入端分别是写位线信号输入端WBL、互补写位线信号输入端WBLB、行写字线信号输入端WWL、列写字线信号输入端CWL、复位信号输入端RESET和读字线信号输入端RWL ;输出端是读位线信号RBL ； 写电路包含四个输入端和两个输出端，输入端为WBL、WBLB、WffL和CWL，输出端为Q和QB, Q和QB均与带复位端存储单元相连； 带复位端存储单元包含两个输入端和一个输入输出端，输入端是RESET和Q，输入输出端是QB ;当写电路工作时，QB是带复位存储单元的输入端，带复位端存储单元通过QB获得写数据；当读电路工作时，QB是带复位存储单元的输出端，通过QB将读数据传输给读电路；RESET从外部接收复位信号，Q是QB的反相信号； 读电路包含两个输入端和一个输出端，输入端为RWL和QB，输出端为RBL ；RWL从外部接收读信号，通过QB从带复位端存储单元接收数据，通过RBL将读数据输出。
2.如权利要求1所述的一种具有列选和写位线共享的可复位静态随机存储单元，其特征在于写电路由四个NMOS管组成，第一 NMOS管的源极Nsl连接WBL，漏极Ndl连接第二NMOS管的源极Ns2，栅极Ngl连接WffL ;第二 NMOS管的源极Ns2连接第一 NMOS管的漏极Ndl，漏极Nd2成为输出端Q，栅极Ng2连接CWL ;第三NMOS管的源极Ns3成为输出端QB，漏极Nd3连接第四NMOS管的源极Ns4，栅极Ng3连接CWL ;第四NMOS管的源极Ns4连接第三NMOS管的漏极Nd3，漏极Nd4连接WBLB，栅极Ng4连接WWL。
3.如权利要求1所述的一种具有列选和写位线共享的可复位静态随机存储单元，其特征在于带复位端存储单元由第一与非门和第一反相器组成，第一与非门的输入端INl连接RESET，输入端IN2连接第二 NMOS管的漏极Nd2，输出端OUTl连接第一反相器的输入端IN，同时与QB相连；第一反相器的输出端0UT2连接第一与非门的输入端IN2，输入端IN连接第一与非门的输出端OUTl。
4.如权利要求1所述的一种具有列选和写位线共享的可复位静态随机存储单元，其特征在于读电路由第五NMOS管和第六NMOS管组成，第五NMOS管的源极Ns5连接地VSS，漏极Nd5连接第六NMOS管的源极Ns6，栅极Ng5连接QB ;第六NMOS管的源极Ns6连接第五NMOS管的漏极Nd5，漏极Nd6连接RBL，栅极Ng6连接RWL。
【专利摘要】本发明公开了一种具有列选和写位线共享的可复位静态随机存储单元，目的是解决可复位SRAM单元在复位时存在竞争、版图面积和功耗较大的问题。本发明由写电路、带复位端存储单元和读电路组成，写电路由四个NMOS管组成，输入端为WBL、WBLB、WWL和CWL，输出端为Q和QB；带复位端存储单元由一个与非门和一个反相器组成，输入端是RESET和Q，输入输出端是QB；当写电路工作时，QB是带复位存储单元的输入端，带复位端存储单元通过QB获得写数据；当读电路工作时，QB是带复位存储单元的输出端，通过QB将读数据传输给读电路。读电路由2个NMOS管组成，通过RWL接收读信号，通过QB接收数据，通过RBL将读数据输出。本发明在复位时不会出现竞争，且减小了面积和功耗。
【IPC分类】G11C11-413
【公开号】CN104766626
【申请号】CN201510133547
【发明人】李振涛, 刘尧, 邵津津, 陈书明, 郭阳, 宋芳芳, 张秋萍, 吕灵慧
【申请人】中国人民解放军国防科学技术大学
【公开日】2015年7月8日
【申请日】2015年3月25日