可变电阻式存储器及其写入方法
【技术领域】
[0001]本发明有关于使用可变阻抗元件的可变电阻式存储器，且特别有关于可变电阻式存储器的阵列结构及写入方法。
【背景技术】
[0002]作为取代快闪存储器的一种非易失性存储器，使用可变阻抗元件的可变电阻式存储器相当受到关注。可变电阻式存储器是一种施加脉冲电压于金属氧化物等的膜，可逆且非易失地设定膜的阻抗值，借此存储数据的存储器。可变电阻式存储器因为能够以电压改写数据(电流微量)，所以消耗电力小，并且因为是I对晶体管加I对阻抗构成的相对单纯的结构，所以存储面积小到约6F2 (F为配线径，约数1nm)，能够高密度化。再加上读出时间为10纳秒这种足以与DRAM并驾齐驱的高速的优点。
[0003]图1显示现有技术中的可变电阻式存储器的存储器阵列的典型结构的电路图。I个存储单元由可变阻抗元件以及与其串联的存取用晶体管所构成。mXn(m、η是I以上的整数)个存储单元形成二维矩阵状，晶体管的栅极连接字线，漏极领域连接可变阻抗元件的一侧的电极，源极领域连接源极线。可变阻抗元件的另一侧的电极连接位线。
[0004]可变组抗元件是氧化铪(HfOx)等的金属氧化物的薄膜构成，通过被施加的脉冲电压的大小及极性能够可逆且非易失地设定阻抗值于低阻抗状态及高阻抗状态。将可变阻抗元件设定(或是写入)成高阻抗状态称为SET，设定(写入)成低阻抗状态称为RESET。
[0005]存储单元能够通过位线及源极线以位为单位来选择。例如，当对存储单元Mll进行写入的情况下，字线WLl使晶体管导通，对位线BLl、源极线SLl施加对应SET或RESET的电压。借此，可变阻抗元件被设定为SET或RESET。当对存储单元Mll进行读出的情况下，字线WLl使晶体管导通，对位线BLl、源极线SLl施加用以读出的电压。位线BLl上所出现的对应到可变阻抗元件的SET或RESET的电压或电流会被感测电路所检测出来。
[0006][现有技术文献]
[0007]专利文献1:特开2012-64286号公报
[0008]专利文献2:特开2008-41704号公报
[0009]为了提高可变电阻式存储器的存取速度，有一种使互补的数据保持于一对的可变阻抗元件的阵列结构。图2显示存储器阵列的一部分，其具有存储上述互补的数据的存储单元结构。图3显示图2的I个存储单元。
[0010]如图2、图3所示，I个存储单元⑶包括串联于一对的位线BL、BLb之间的一对的存取用晶体管Tl、T2以及一对的可变阻抗元件Rl、R2，也就是说是由2个晶体管与2个阻抗所构成。共通源极线BSL连接到可变阻抗元件R1、R2的连接节点N，晶体管Tl及可变阻抗元件Rl串联连接到位线BL与共通源极线BSL之间，晶体管T2及可变阻抗元件R2串联连接到共通源极线BSL与位线BLb之间。晶体管Tl、T2的栅极共通地连接到字线WL。
[0011]互补的存储单元⑶任一方的可变阻抗元件被设定为SET时，另一方的可变阻抗元件就被设定为RESET。因此，一对的位线BL、BLb之间会出现差动信号，利用此差动信号进行读取。借此，比起单条位线时可靠度更高，并且可高速存取。
[0012]接着，说明存储单元的动作。使用氧化铪(HfOx)等的金属氧化物的薄膜作为可变阻抗元件的材料的情况下，做初期设定时必须使金属氧化物成形(forming process)。通常，成形是通过施加比写入可变阻抗元件时的电压稍大的电压Vf来实施，通过电压施加时流过薄膜的电流的方向来决定SET与RESET的极性。这种成形会在可变电阻式存储器出货前进行。
[0013]图4显示了成形的一个例子。例如，施加OV于位线BL、BLb，施加成形电压Vf (例如4V)于共通源极线BSL，施加使晶体管Tl、T2导通所必要的电压(例如6V)于字线WL。借此，可变阻抗元件Rl流过从共通源极线BSL朝向位线BL的电流，可变阻抗元件R2流过从共通源极线BSL朝向位线BLb的电流。进行成形时，可变阻抗元件R1、R2是高阻抗状态，也就是SET的状态。要将可变阻抗元件R1、R2设定为RESET的话，要施加BSL>BL、BSL>BLb的偏压电压。要将可变阻抗元件R1、R2设定为SET的话，要施加BSL〈BL、BSL〈BLb的偏压电压。具有这种极性的可变阻抗元件的连接称为背对背连接。
[0014]接着，说明存储单元⑶的写入动作。如上所述，进行成形时，可变阻抗元件R1、R2是高阻抗状态，也就是被设定为SET的状态。要将可变阻抗元件Rl设定为RESET，也就是低阻抗状态的话，如图5A所示，位线BL施加0V，位线BLb施加2V，共通源极线BSL施加2V，字线WL施加4V。借此，可变阻抗元件Rl流过从共通源极线BSL朝向位线BL的电流，可变阻抗元件Rl被设定为RESET。可变阻抗元件Rl被设定为RESET，可变阻抗元件R2被设定为SET时，假设定义为数据“O”。
[0015]接着，说明从数据“O”改写为数据“I”的动作。首先，如图5B所示，位线BL施加2V,位线BLb施加0V，共通源极线BSL施加2V，字线WL施加4V。借此，可变阻抗元件R2流过从共通源极线BSL朝向位线BLb的电流，可变阻抗元件R2被设定为RESET。此时，可变阻抗元件Rl没有电流流过，因此维持RESET。接着，如图5C所示，位线BL施加2V，位线BLb施加0V，共通源极线BSL施加0V，字线WL施加4V。借此，可变阻抗元件Rl流过从位线BL朝向共通源极线BSL的电流，可变阻抗元件Rl被设定为SET。这样一来，可变阻抗元件R1、R2的SET及RESET状态就反转过来了。
[0016]上述的改写方法中，必须如图5B、图5C所示的施加2次的偏压，但如果在只施加I次偏压的情况下，可以如图般施加偏压电压。也就是说，位线BL施加4V，位线BLb施加0V,共通源极线BSL施加2V，字线WL施加6V。借此可变阻抗元件Rl流过从位线BL朝向共通源极线BSL的电流，可变阻抗元件Rl被设定为SET。同时，可变阻抗元件R2流过从共通源极线BSL朝向位线BLb的电流，可变阻抗元件R2被设定为RESET。
[0017]如上述，现有技术中的背对背连接的互补的存储单元CU进行数据的改写的情况下，必须有如图5B、图5C所示的施加2次偏压的动作，而产生了写入时间耗时的问题。另一方，如图所示的施加I次偏压来进行写入的情况下，设定至位线BL、BLb的电压必须增大。结果要以单一电源使可变电阻式存储器动作变得困难，需要升压电路而造成了低成本化、小尺寸的阻碍。
【发明内容】
[0018]本发明的目的是提出一种可变电阻式存储器及其写入方法，以克服现有技术中的问题，从而获得高速化、低成本化、小尺寸的可变电阻式存储器。
[0019]本发明的技术方案为提供一种可变电阻式存储器，通过可逆性且非易失性可变阻抗元件来存储数据，包括:存储器阵列，其中在一对的位线间串联连接一对的晶体管与一对的可变阻抗元件，上述一对的可变阻抗元件之间连接共通源极线，上述一对的可变阻抗元件的极性是同一方向，上述一对的晶体管的栅极连接至共通的字线。
[0020]在一实施例中，上述一对的晶体管及上述一对的可变阻抗元件构成用以存储一数据的存储单元。上述存储单元的上述一对的可变阻抗元件具有互补的状态。可变阻抗元件是通过被施加的电压而设定至高阻抗状态(SET)或低阻抗状态(RESET)。通过将施加于上述共通源极线及上述一对的位线的电压反转，使上述存储单元存储互补的状态。可变阻抗元件的极性是通过使电流流过上述可变阻抗元件的成形步骤来决定。上述可变电阻式存储器还包括:列选择元件，根据地址信息来选择列；行选择元件，根据地址信息来选择行；以及写入元件，进行数据的写入，其中上述写入元件将因应写入数据的电压施加于上述列选择元件及上述行选择元件所选择的存储单元的位线及共通源极线。上述可变电阻式存储器还包括:列选择元件，根据地址信息来选择列；行选择元件，根据地址信息来选择行；以及读出元件,进行数据的读出，其中上述读出元件将既定的电压施加于上述列选择元