延迟电路、使用延迟电路的电子电路以及超声波拍摄装置的制造方法
【技术领域】
[0001]本发明涉及一种延迟电路、使用该延迟电路的电子电路以及超声波拍摄装置，特别涉及针对模拟信号生成微小的延迟的延迟电路、使用该延迟电路的电子电路以及安装了该电子电路的超声波拍摄装置。
【背景技术】
[0002]超声波拍摄装置与X射线诊断装置、MRI (磁共振成像)装置等其他医用图像诊断装置相比，装置规模小，另外能够只通过从体表对准超声波探头的简单的操作实时地显示例如心脏的脉动、胎儿的运动这样的检查对象的运动的情况，因此在现今的医疗中起到重要的作用。
[0003]具体地说，超声波拍摄装置通过向内置于超声波探头中的多个振动元件分别供给驱动信号来向被检测体内发送超声波。另外，超声波拍摄装置通过多个振动元件中的各个振动元件接收由于生物组织的声阻抗的差异而产生的超声波的反射波，根据超声波探头接收到的反射波生成超声波图像。
[0004]在此，在超声波拍摄装置中，为了提高超声波图像的画质，针对向多个振动元件供给的驱动信号、从多个振动元件中的各个振动单元得到的反射波信号进行延迟时间的控制。
[0005]具体地说，超声波拍摄装置根据被检测体内的预定的焦点与各振动元件之间的距离所对应的延迟时间，控制向各振动元件供给的驱动信号的定时，由此向被检测体的预定的焦点发送波束成形后的超声波。然后，超声波拍摄装置根据被检测体内的预定的焦点与各振动元件之间的距离所对应的延迟时间，对于在各振动元件中在时间上不同地接收到的来自预定的焦点的信号使各自的时间相一致来进行相加(整相相加)。由此，超声波拍摄装置生成位于焦点的一个接收信号。
[0006]这样，为了使来自预定的焦点的各个信号一致，需要模拟或数字的延迟电路。例如，在专利文献I中公开了以下的结构，即串联连接采样保持单元和多个电容存储电路，使采样频率恒定，在电容存储电路中进行每个采样周期的延迟，通过控制采样保持单元的保持时间，进行采样周期以下的短的延迟。另外，在专利文献2中公开了通过数字处理进行接收延迟时间控制的降低电路的规模和制造成本的超声波诊断装置。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1:日本特开昭62-123819号公报
[0010]专利文献2:日本特开2011-250946号公报
【发明内容】
[0011]发明要解决的问题
[0012]为了得到三维的立体图像而不是二维的断层图像，在二维阵列状地排列了振子(换能器)的二维探针中，使用数千到一万通道的振子。在这样的二维探针中，由于电缆的条数的制约等，将全部的振子与主体装置连接并不现实，需要在探针头内减少通道数量的处理。因此，需要将模拟信号延迟后进行相加的电子电路。
[0013]另外，在一维探针中，也可以通过将模拟信号延迟后相加来减少电缆条数、模拟/数字转换器的个数，能够降低成本、小型化。因此，需要将模拟信号延迟后相加的电子电路。
[0014]当在探针头内配备使模拟信号延迟的电路的情况下，需要使该电路成为低消耗功率。这是因为需要抑制因探针头内的发热造成的温度上升。另外，为了在各振子中精度良好地进行接收波束的对焦，要求使信号延迟的延迟时间的分辨率的高分辨率化。并且，要求最大延迟时间长。
[0015]现有的基于模拟采样的延迟电路有以下的方法，即并联连接多个电容，使该电容顺序地采样信号，在预定的延迟时间后顺序地从电容读出信号。但是，这样的电路的延迟分辨率由进行采样的时钟的频率决定，如果进行高分辨率化，则必须提高时钟的频率，因此存在消耗功率增大的问题。另外，最大延迟时间由时钟的频率和并联连接的电容的个数决定，因此高分辨率化和最大延迟时间处于权衡的关系，为了满足双方必须并联连接很多的电容。
[0016]如专利文献I所记载的那样，通过串联连接生成微小的延迟的电路和生成粗的延迟的电路，能够制作分辨率高、最大的延迟时间长的延迟电路。但是，如果多级地连接电路，则各个电路的消耗功率叠加，因此作为整体的消耗功率会变大。
[0017]另外，通过控制采样保持单元的保持时间生成微小的延迟，因此保持时间根据延迟时间而变化，模拟信号的特性产生恶化。这是由于电容中充电的电荷泄漏的量根据保持时间而变化。结果，保持的信号产生与保持时间相关的失真、偏移，电路的特性恶化。
[0018]另外，关于保持时间，为了后级的电路取得信号需要获取充分的时间，因此如果生成微小的延迟时间，则无法充分地获取保持时间，特性产生恶化。具体地说，例如保持时的过渡响应不收敛，产生振铃。该振铃在后级的电路进行采样时有可能成为误差原因。为了避免它，结果会提高电路的动作频率，存在消耗功率增大的问题。
[0019]并且，在超声波拍摄装置中，必须在使模拟信号延迟后将来自多个振子的信号相加，但在专利文献I中完全没有考虑到这时取得多个通道之间的同步。
[0020]根据以上说明，本发明的目的在于，提供一种高分辨率、最大延迟时间长、并且低消耗功率的延迟电路、使用该延迟电路的超声波拍摄装置。
[0021]根据本说明书的记载和附图，本发明的上述和其他目的和新的特征会变得明确。
[0022]解决问题的手段
[0023]为了解决上述问题，本发明采用权利要求所记载的结构。
[0024]本申请包含多个解决上述问题的手段，但如果列举其中一个例子，则是一种延迟电路，其具备:输入线，其输入模拟输入信号；多个模拟信号存储元件；输出线，其输出模拟输出信号；多个采样开关，其控制上述输入线和上述多个模拟信号存储元件之间的连接/非连接；多个输出开关，其控制上述多个模拟信号存储元件和上述输出线之间的连接/非连接；时钟生成部，其根据基准时钟生成分别控制上述多个采样开关的采样开关控制信号、分别控制上述多个输出开关的输出开关控制信号，控制上述多个采样开关，将上述模拟输入信号积蓄在上述多个模拟信号存储元件中，控制上述多个输出开关，向上述输出线输出积蓄在上述模拟信号存储元件中的信号，由此使信号延迟，该延迟电路的特征在于，能够使上述多个采样开关控制信号的相位相对于上述多个输出开关控制信号的相位错开。
[0025]发明效果
[0026]根据本发明，能够提供一种延迟时间的精度高、最大延迟时间长、并且低消耗功率的延迟电路和使用该延迟电路的超声波拍摄装置。
【附图说明】
[0027]图1是本发明的实施例1的延迟电路的结构图。
[0028]图2是说明本发明的实施例1的延迟电路的动作的定时图。
[0029]图3A是本发明的实施例1的时钟生成部的结构图。
[0030]图3B是时钟生成部的内部信号的定时图。
[0031]图4是在本发明的实施例2的超声波拍摄装置中使用的电子电路的结构图。
[0032]图5是本发明的实施例3的时钟生成部的结构图。
[0033]图6是本发明的实施例3的DLL电路的结构图。
[0034]图7是本发明的实施例3的使DLL电路动作的时序图。
[0035]图8是本发明的实施例4的模拟存储部的结构图。
[0036]图9A是本发明的实施例4的模拟存储部的采样时的等价电路。
[0037]图9B是本发明的实施例4的模拟存储部的保持时的等价电路。
[0038]图9C是本发明的实施例4的模拟存储部的复位时的等价电路。
[0039]图10是本发明的实施例5的超声波拍摄装置的结构图。
【具体实施方式】
[0040]根据【附图说明】用于实施本发明的方式。此外，在用于说明用于实施本发明的方式的全部图中，对具有相同的功能的要素赋予相同的名称、符号，省略其重复的说明。
[0041]实施例1
[0042]使用图1?图3说明本发明的实施例1的延迟电路。图1是本发明的实施例1
的延迟电路的结构图。由电容101a、101b、101c、......、开关102a、102b、102c、......、开关
103a、103b、103c、......、缓冲器104、时钟生成部105构成。
[0043]时钟生成部105具备相位延迟控制部106、时钟单位延迟控制部107。此外，下标的a、b、c、……表示是相同的构成要素，在不特别需要的情况下省略。
[0044]模拟输入信号Vin在通过缓冲器104被放大或进行阻抗变换后，从输入线经由开关102输入到电容101，积蓄与模拟信号Vin对应的电荷。积蓄在电容101中的电荷经由开关103作为输出信号Vout从输出线输出。通过开关102控制用信号对电容101进行充电的定时，通过开关103控制从电容101输出信号的定时。通过时钟生成部105生成控制这些开关的时钟。在本实施例的延迟生成电路中，并联连接多个电容，进行以下的动作，即采样模拟输入信号Vin顺序地存储在电容中，在预定的时间后顺序地输出存储的信号。
[0045]图2是说明本发明的实施例1的延迟生成电路的动作的定时图。通过时钟信号S108a控制开关102a。在此，表示在时钟信号S108为高电平的情况下开关102接通，但并不限于该极性。在开关102a接通时向电容1la积蓄与模拟输入信号对应的电荷。在电容1la中积蓄开关102a从接通变化为关断的定时的模拟输入信号的值(201a)。在电容1la中积蓄的电荷在开关103a接通的状态下输出为输出信号(202a)。通过时钟信号S109a控制开关103a的接通/关断的定时。S卩，通过时钟信号S108a被电容1la采样的信号在时钟信号S109a的接通的定时