数据储存设备及用于操作该数据储存设备的方法
【专利说明】数据储存设备及用于操作该数据储存设备的方法
[0001]相关申请交叉引用
[0002]本发明要求2014年8月26日提交的申请号为10-2014-0111453的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
[0003]各种实施例涉及一种数据储存设备，更具体地，涉及一种用于数据储存设备来写入数据的方法。
【背景技术】
[0004]半导体存储装置可以用来储存数据。存储装置可以被分类成非易失性存储装置和易失性存储装置。
[0005]当电源被阻断时，易失性存储装置可丢失储存在其中的数据。易失性存储装置包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)等。一般而言，在数据处理系统中，易失性存储装置由于相对较高的处理速度而被用作缓冲存储器、高速缓冲存储器和工作存储器等。
[0006]相反地，非易失性存储装置即使在不被供电时仍可以维持储存在其中的数据。非易失性存储装置包括闪速存储器(诸如，与非(NAND)闪速存储器和或非(N0R)闪速存储器)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)等。
【发明内容】
[0007]在本发明的一个实施例中，一种数据储存设备的操作方法可以包括:当接收到写入请求时，确定第一写入操作是否可用，在第一写入操作中，同时将多位写入耦接至非易失性存储装置的一个字线的存储单元的每个中；以及当确定为第一写入操作不可用时，产生用于非易失性存储装置的第一合并数据。
[0008]在本发明的一个实施例中，一种数据储存设备可以包括:控制器，其适用于确定针对与写入请求相对应的写入数据的第一写入操作是否可用，并根据确定结果来执行垃圾收集操作；以及非易失性存储装置，其适用于在控制器的控制下执行第一写入操作。第一写入操作被执行以同时将多位写入耦接至一个字线的存储单元的每个中。
[0009]在本发明的一个实施例中，一种数据储存设备的操作方法可以包括:接收写入请求；确定与写入请求相对应的写入数据的长度是否可用于一次编程操作；当写入数据的长度被确定为不可用于一次编程操作时，在非易失性存储装置上执行垃圾收集操作以产生第一合并数据；以及在非易失性存储装置上针对写入数据执行一次编程操作。
[0010]根据本发明的实施例，数据储存设备可以同时在每个存储单元储存多个位。
【附图说明】
[0011]图1是图示根据本发明的一个实施例的数据储存设备的框图。
[0012]图2是图1中示出的存储区的详细示图。
[0013]图3是图示存储单元的阈值电压分布的示图。
[0014]图4是用于描述在执行第一写入操作时存储单元的阈值电压分布的变化的示图。
[0015]图5是用于描述图1中示出的数据储存设备的操作方法的流程图。
[0016]图6是用于描述通过对非易失性存储装置执行垃圾收集操作而产生第一合并数据的进程的流程图。
[0017]图7是用于描述图1中示出的数据储存设备的操作方法的流程图。
[0018]图8是用于描述图1中示出的数据储存设备的操作方法的流程图。
【具体实施方式】
[0019]在下文中，以下将通过实施例的各种示例参考附图来描述数据储存设备和其操作方法。本公开中所涉及的所有“实施例”是指本文中公开的本发明的实施例。所呈现的实施例仅为示例并且不意在限制本发明。相反，这些实施例被提供为使得本公开彻底且完全，并且这些实施例将向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于本发明的各种示图和实施例中的相同部件。
[0020]附图不一定按比例绘制，并且在一些实例中，比例可能已经被夸大以清楚地描绘本发明的特征。在本说明书中，特定术语已经被使用。所述术语用来描述本发明，并且不用于限定本发明的概念或限制本发明的范围。
[0021]还应注意，在本说明书中，“和/或”表示包括在“和/或”之前和之后布置的一个或更多个组件。此外，“连接/耦接”不仅是指一个组件直接耦接另一个组件，而且是指一个组件通过中间组件间接耦接另一个组件。此外，只要语句中未具体提及，则单数形式可以包括复数形式。另外，本说明书中使用的“包括”(“include/comprise”或“including/comprising”)表示存在或增加一个或更多个组件、步骤、操作以及元件。
[0022]图1是例示根据本发明的一个实施例的数据储存设备10的框图。
[0023]数据储存设备10可以响应于外部设备的写入请求而储存从外部设备(未示出)提供的数据。而且，数据储存设备10可以响应于外部设备的读取请求而将储存的数据提供至外部设备。数据储存设备10可以被配置成:个人计算机存储卡国际协会(PCMCIA, Personal Computer Memory Card Internat1nal Associat1n)卡，紧凑式闪存(CF)卡，智能媒体卡，记忆棒，MMC、eMMC、RS-MMC以及微型MMC形式的各种多媒体卡，SD、迷你SD以及微型SD形式的安全数字(SD)卡，通用闪速储存设备(UFS)或固态驱动器(SSD)。
[0024]数据储存设备10可以包括控制器100和非易失性存储装置200。
[0025]控制器100可以包括处理器110和存储器120。
[0026]处理器110可以控制数据储存设备10的常规操作。处理器110可以驱动存储器120上的、用于控制数据储存设备10的操作的软件程序。处理器110可以控制非易失性存储装置200来执行第一写入操作和第二写入操作。可以执行第一写入操作以同时将多位写入耦接至非易失性存储装置200的选定字线的存储单元中的每个中。第一写入操作可以被称为一次(one-shot)编程操作。可以执行第二写入操作以将一位写入到耦接至非易失性存储装置200的选定字线的存储单元中的每个。
[0027]存储器120可以用作处理器110的工作存储器、缓冲存储器或高速缓冲存储器。即，存储器120可以作为工作存储器来储存要由处理器110驱动的软件程序或固件以及各种程序数据。存储器120可以作为缓冲存储器来缓冲要在外部设备与非易失性存储装置200之间传送的数据。存储器120可以作为高速缓冲存储器来暂时储存高速缓存数据。
[0028]非易失性存储装置200可以包括控制逻辑210、接口单元220、地址译码器230、数据输入/输出单元240以及存储区250。
[0029]控制逻辑210可以响应于从控制器100提供的命令来控制非易失性存储装置200的常规操作，诸如写入操作(即，编程操作)、读取操作以及擦除操作。
[0030]接口单元220可以与控制器100交换各种控制信号(包括命令、地址以及数据)。接口单元220可以将各种控制信号和数据传送至非易失性存储装置200的内部单元。
[0031]地址译码器230可以译码传输至其的行地址和列地址。地址译码器230可以根据译码的行地址来控制字线WL被选择性驱动。地址译码器230可以控制数据输入/输出单元240