本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实 施例。基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获 得的所有其他实施例，都属于本实用新型的保护范围。
[0057] 实施例一
[0058] 图6为本实用新型实施例一提供的一种双端流水线型复制位线电路的结构示意 图。如图6所示，该电路主要包括：
[0059] 第一反相器INVl，第二反相器INV2,第三反相器INV3,第一与非门NANDl，第一复 制位线RBL、第二复制位线RBLB、第一预充PMOS管PR1、第二预充PMOS管PR2、第一 D触发 器DFF1到第N D触发器DFF N、第一控制电路CTL1到第N控制电路CTL N、第一充电PMOS管P1 到第N充电PMOS管Pn、每组K个共N/2组复制单元RC以及一组X个冗余单元DC ;其中，N 为偶数，表示流水次数；
[0060] PR信号连接第一预充PMOS管PRl和第二预充PMOS管PR2的栅极；第一预充PMOS 管PRl和第二预充PMOS管PR2的源极接电源电压VDD，漏极分别接第一复制位线RBL和第 二复制位线RBLB ;第一充电PMOS管P1到第N充电PMOS管P N的栅极分别接Y i信号到Y N， 源极接电源电压VDD，偶数部分的漏极分别接第一复制位线RBL，奇数部分的漏极分别接第 二复制位线RBLB ;其中，Y1信号到Y N分别为第一 D触发器DFF i到第N D触发器DFF ^勺QB 端输出信号；
[0061] 时钟信号线CLK与第一 D触发器DFF1的时钟输入端CK和第一控制电路CTL i到第 N控制电路(：1^的使能端EN相连；第一控制电路CTL i到第N-I控制电路CTLim的输入端IN 分别连YjIjY N信号，第N控制电路CTLd^输入端IN接电源电压VDD ;第一控制电路CTL1 到第N控制电路CTlJ^输出端OUT分别接第一 D触发器DFF i到第N D触发器DFF N的复位 端RN ;
[0062] 第一 D触发器DFFj^输入端D接电源电压VDD，第二D触发器DFF2到第N D触发 器DFFn*别依次交替接INV JP INV 2信号；第一 D触发器DFF i到第N D触发器DFF N的输出 端输出％到Q N信号，Q #」Q η分别连接到第二D触发器DFF 2到第N D触发器DFF N的输入 端D，且Q1信号又连接到第一组K个复制单元RC的第一时钟信号端CKl上，Q 2连接到第一 组K个复制单元RC的第二时钟信号端CK2上，〇3和Q 4分别接到第二组K个复制单元RC的 第一时钟信号端CKl和第二时钟信号端CK2,以此类推，QN_JP Q N分别接到第N/2组K个复 制单元RC的第一时钟信号端CKl和第二时钟信号端CK2 ;
[0063] 第一组K个复制单元RC到第N/2组复制单元RC的第一位线信号端BL均与第一 复制位线RBL端连接，第二位线信号端BLB均与第二复制位线RBLB端连接；一组X个冗余 单元DC的第一位线信号端BL均与第一复制位线RBL电连接，冗余单元DC的第二位线信号 端BLB均与第二复制位线RBLB电连接，而冗余单元DC的第一字线控制信号端CKl和第二 字线控制信号端CK2均接地；
[0064] 第一复制位线RBL连接第一反相器INVl的输入端，输出INV1信号；第二复制位线 RBLB连接第二反相器INV2的输入端，输出INV2信号；信号INV2和1接到第一与非门NANDl 的输入端，第一与非门NANDl的输出端接到第三反相器INV3的输入端，输出信号SAE。
[0065] 进一步的，所述的复制单元RC包括第一 PMOS管P1、第二PMOS管P2、第一 NMOS管 Nl、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4 ;
[0066] 其中，第一 PMOS管Pl与第一 NMOS管Nl构成一个反相器；第一 PMOS管Pl的栅极 与第一 NMOS管Nl的栅极连接在一起后接到电源电压VDD上；第一 PMOS管Pl的漏极与第 一 NMOS管Nl的漏极连接在一起后接到第三匪OS管N3的源极；
[0067] 第二PMOS管P2与第二NMOS管N2构成一个反相器；第二PMOS管P2的栅极与第二 NMOS管N2的栅极连接在一起后接到电源电压VDD上；第二PMOS管P2的漏极与第二NMOS 管N2的漏极连接在一起后接到第四NMOS管M的源极；
[0068] 第三NMOS管N3的栅极为复制单元RC相连的第一时钟信号端CK1，第四NMOS管 N4的栅极为复制单元RC相连的第二时钟信号端CK2,第三NMOS管N3的漏极接复制单元RC 相连的第一位线信号端BL，第四NMOS管M的漏极接复制单元RC相连的第二位线信号端 BLB0
[0069] 进一步的，所述的第一控制电路CTL1到第N控制电路CTLn中的每一控制电路CTL i 均包括：
[0070] 第一 PMOS 管 P1、第二 PMOS 管 P2、第三 PMOS 管 P3、第一 NMOS 管 N1、第二 NMOS 管 N2、第三NMOS管N3和第四NMOS管N4 ;
[0071] 其中，第一 PMOS管Pl与第一 NMOS管Nl构成一个反相器；第一 PMOS管Pl的栅极 与第一 NMOS管Nl的栅极接在一起后接输入端EN ;第一 PMOS管Pl的源极连接到电源VDD 上，第一 NMOS管Nl的源极连接到地；第一 PMOS管Pl的漏极与第一 NMOS管Nl的漏极连接 到一起，并接到第二PMOS管和第二NMOS管的栅极；
[0072] 第二PMOS管P2的源极接输入信号IN，第二NMOS管N2的源极接地；第二PMOS管 P2的漏极与第二NMOS管N2的漏极接在一起并接到输出端OUT以及第三NMOS管N3的漏 极；
[0073] 第三PMOS管P3的栅极和第四NMOS管M的栅极接在一起并接到输入端IN ;第三 PMOS管P3的源极接电源VDD，第四NMOS管M的源极接地；第三PMOS管P3的漏极与第四 NMOS管M的漏极接在一起并接到第三NMOS管N3的栅极。
[0074] 进一步的，所述的D触发器为具有时钟边沿触发、低电平复位功能并且具有两输 出且两输出信号为相反信号的通用D触发器。
[0075] 本实用新型实施例中，假设传统复制位线技术复制单元RC和冗余单元DC总的个 数满足公式S_ v= K _V+X_V，式中S_v为传统复制位线复制单元RC和冗余单元DC总的个 数，K_ v为传统复制位线复制单元RC个数，X。_为传统复制位线冗余单元DC个数。在本实 用新型实施例所提供的双端流水线型复制位线电路中，复制单元RC和冗余单元DC总的个 数S15为传统复制位线复制单元RC和冗余单元DC总的个数的1/Μ即
【主权项】
1. 一种双端流水线型复制位线电路，其特征在于，包括： 第一反相器INVl，第二反相器INV2,第三反相器INV3,第一与非门NANDl，第一复制位 线RBL、第二复制位线RBLB、第一预充PMOS管PRl、第二预充PMOS管PR2、第一D触发器DFF1 到第ND触发器DFFn、第一控制电路CTL1到第N控制电路CTLN、第一充电PMOS管P1到第 N充电PMOS管Pn、每组K个共N/2组复制单元RC以及一组X个冗余单元DC;其中，N为偶 数； PR信号连接第一预充PMOS管PRl和第二预充PMOS管PR2的栅极；第一预充PMOS管PRl和第二预充PMOS管PR2的源极接电源电压VDD，漏极分别接第一复制位线RBL和第二 复制位线RBLB;第一充电PMOS管P1到第N充电PMOS管PN的栅极分别接Yi信号到YN，源 极接电源电压VDD，偶数部分的漏极分别接第一复制位线RBL，奇数部分的漏极分别接第二 复制位线RBLB;其中，Y1信号到YN分别为第一D触发器DFFi到第ND触发器DFFQB端 输出信号； 时钟信号线CLK与第一D触发器DFF1的时钟输入端CK和第一控制电路CTLi到第N控 制电路CTlJ^使能端EN相连；第一控制电路CTLi到第N-I控制电路CTLN_i的输入端IN分 别连1到YN信号，第N控制电路CTL输入端IN接电源电压VDD;第一控制电路CTL:到 第N控制电路CTlJ^输出端OUT分别连第一D触发器DFFi到第ND触发器DFF^勺复位端 RN； 第一D触发器DFFj^输入端D接电源电压VDD，第二D触发器DFF2到第ND触发器DFFn*别依次交替接INV:和INV2信号；第一D触发器DFFi到第ND触发器DFF输出端 输出％到QN信号，Q:到QH分别连接到第二D触发器DFF2到第ND触发器DFF输入端 D，且Q1信号又连接到第一组K个复制单元RC的第一时钟信号端CKl上，Q2连接到第一组 K个复制单元RC的第二时钟信号端CK2上，〇3和Q4分别接到第二组K个复制单元RC的第 一时钟信号端CKl和第二时钟信号端CK2,以此类推，QN_JPQN分别接到第N/2组K个复制 单元RC的第一时钟信号端CKl和第二时钟信号端CK2 ; 第一组K个复制单元RC到第N/2组复制单元RC的第一位线信号端BL均与第一复制 位线RBL端连接，第二位线信号端BLB均与第二复制位线RBLB端连接；一组X个冗余单元 DC的第一位线信号端BL均与第一复制位线RBL电连接，冗余单元DC的第二位线信号端BLB 均与第二复制位线RBLB电连接，而冗余单元DC的第一字线控制信号端CKl和第二字线控 制信号端CK2均接地； 第一复制位线RBL连接第一反相器INVl的输