专利名称：用于输入/输出的球限定冶金结构及其制造方法
技术领域：
本发明涉及半导体集成电路(IC)，具体涉及用于器件的输入/输出(I/O)的凸起限定冶金结构。
2.背景技术器件中的输入/输出用于限定和分配电功率，接地和输入/输出信号。输入/输出用金(Au)或铜(Cu)丝构成的引线焊到外壳或电路板。但是，当输入/输出的数量达到400至1000个时，凸起焊(bumping)往往比丝焊更有利。
图1(a)和图1(b)显示出直径为1和节距为2的焊料凸起15。焊料凸起15形成在球限定冶金结构(BLM)14上。球限定冶金结构(balllimiting metallurgy，BLM)也是已知的焊盘限定冶金结构(padlimiting metallurgy，即PLM)或凸起下冶金结构(under bumpmetallurgy，UBM)。球限定冶金结构14经钝化层13中的通路12连接到下层焊盘11b。钝化层13包括一或多个材料层，例如，氧化硅、氮化硅或聚酰亚胺构成的膜层，它们用作阻挡湿气，离子或污物的阻挡层。焊盘11b是器件的金属顶层中的金属线11a的焊接部分。金属线11a通过通路10连接到下层，即，再连接到下层线9。器件通常有2到8层金属层，所以，通路和金属线垂直交替直到电接点形成为IC或衬底下的所需部分为止。
凸起焊明显改善了芯区的进入并使硅区的利用率达到最大。图1(a)和图1(b)显示出芯片整个有效面积上的凸起15的区域阵列3。阵列3基本上是周期性的，而且可以是面心立方体或六面体，以使凸起15有较高的密度。凸起焊后的器件翻转封装成倒装芯片(FC)。以受控的扁平芯片连接(C4)为基础的焊料凸起技术可用于芯片直插(DCA)到外壳或电路板上的导电线。电路板可以是陶瓷衬底，印刷电路板(PWB)，软电路，或硅衬底。器件的凸起焊还可以降低输入/输出中的电阻值和电感量，因此，能明显提高性能。
高性能器件，例如，微处理器，特殊用途的集成电路(ASIC)，可编程场栅阵列(FPGA)或芯片上的系统(SOC)可以有600到7000个I/O，因此需要减小规模以限制管芯尺寸。进行丝焊用直径小于25微米的焊丝，焊球直径小于40微米，节距应小于60微米。凸起焊涉及的凸起直径为45到90微米，节距为125到300微米。
引线或凸起的规模下降时，功率控制和热控制是关键。如果每个I/O的接点温度超过100到125℃，或电流密度超过150到425mA，则I/O会损坏。在造成最后开路之前电迁移和热迁移造成电阻值增大2个数量级以上。温度升高还会引起金属间扩散。生成的金属间合金易碎，还会造成应力破坏。热膨胀温度系数(CTE)不匹配会在引线或凸起上引起大的剪切应力。例如焊料的热膨胀温度系数(CTE)是30ppm/℃，可与陶瓷衬底的热膨胀温度系数(CTE)7ppm/℃和硅衬底的热膨胀温度系数(CTE)5ppm/℃相比。如果，温度升高速度超过15到20℃/分，引线或凸起会因为热冲击而损坏。由于弹性变形和蠕动变形造成疲劳，按低的温度升高速度进行热循环也会引起引线或凸起破裂。
由于高温和大电流导致的I/O，特别是功率I/O故障是关注重点。
图1a是现有的凸起平面图；图1b是现有的凸起的剖视图；图2a是半导体器件的局部剖视图；图2b是图2a所示半导体器件中的焊盘上形成开口的剖视图；图2c是图2b所示半导体器上形成球限定冶金结构(BLM)的剖视图；图2d是图2c所示半导体器件上形成凸起的剖视图；图2e是从是图2d所示半导体器件上除去BLM层的露出部分的剖视图；图2f是显示图2e所示半导体器件上的凸起的回流的剖视图；具体实施方式
本发明涉及器件的输入/输出(I/O)用的球限定冶金结构(BLM)及其制造方法。以下的描述中陈述了诸如具体材料，尺寸，和工艺等许多具体细节，以便充分理解本发明。但是本领域技术人员应了解，除了这些细节也能实施发明。其他实施例中，不再详细描述公知的半导体设备和工艺，以避免使本发明不必要地不清楚。
本发明涉及诸如半导体器件等器件用的输入/输出(I/O)用的球限定冶金结构(BLM)。按本发明的实施例的输入/输出(I/O)装置包括其上形成有球限定冶金结构(BLM)的焊盘，和在球限定冶金结构(BLM)上的凸起。按本发明的第一实施例，球限定冶金结构(BLM)包括含镍-钒-氮的第一合金膜。按本发明的第二实施例，球限定冶金结构(BLM)包括镍-铌合金膜。用氮饱和的钒-钛膜，或者，用镍-铌膜形成球限定冶金结构(BLM)，可以提高输入/输出(I/O)的寿命。
按本发明的输入/输出(I/O)用到诸如微处理器，存储器，特殊用途的集成电路(ASIC)，可编程的场栅阵列(FPGA)和那些需要例如600-7000个大量输入/输出(I/O)的地方，输入/输出(I/O)电信号是很理想的。
图2a显示出典型的半导体器件或集成电路200的一部分的一个实例。器件200包括半导体衬底，例如，其上形成有多个晶体管和电容器的有源构件204的硅衬底202。这些有源构件204通过用层间介质层(ILD)207使其相互隔离的多级互连线206连接在一起，形成功能电路。电接点或通路208经层间介质层(ILD)207电连接不同级的互连线。通常用诸如铝，掺铜的铝和铜等低电阻金属构成金属互连线。接点和通路208通常用钨构成，但是，也可以用例如铜的其他材料构成。
最上层的金属化层包括互连线206和焊盘212。焊盘或连接区212是最上层金属化层的焊接部分，外部器件上的电接点连接到该焊接部分，使外部器件连接到半导体器件200。
最上层的金属化层是被用于阻挡湿气，离子和/或污物的阻挡层的钝化层214覆盖的层。通常的钝化层214包括提供器件200的密封的下层氮化硅密封层216和提供划伤保护的聚酰亚胺上层218。
按本发明的输入/输出(I/O)制造方法中，如图2b所示，形成穿过钝化层214的开口220，以露出部分焊盘212。用光刻胶层和公知的光刻腐蚀方法形成开口220。或者，用可以光限定的聚酰亚胺膜218在钝化层214中形成开口220。
之后，如图2c所示，在钝化层214上，开口220中和焊盘212上覆盖淀积球限定冶金结构(BLM)。本发明的实施例中，球限定冶金结构(BLM)222层包括给焊盘212和钝化层214提供良好粘接力的下粘接层224。下粘接层224可以用厚度为200-1500(埃)的钛(Ti)膜构成。可以用作粘接层224的金属包括钛化钨(TiW)，钽(Ta)或铬(Cr)，但是，不限于这些金属。任何公知的方法，例如，溅射法可以用来淀积粘接层224。
按本发明，球限定冶金结构(BLM)222层包括可被焊料浸润的上层226。按本发明第一实施例，上层226是镍，钒和氮构成的膜层。氮加入膜中，用氮锁定钒，使其不与氧反应和损害球限定冶金结构(BLM)222层的稳定性。上层226包含适量的氮，以充分防止上层226中的钒氧化。按本发明的实施例中，上层膜中包含相同量的氮和钒。上层膜中包含8原子百分数的氮，8原子百分数的钒和任意量的镍。上层镍-钒-氮合金膜226的厚度范围可以在1000到4000。
用镍-钒靶在含氮的环境中反应溅射形成合适的镍-钒-氮合金膜226。本发明的实施例中，在例如，Material Research Corporation(MRC)制造的磁控溅射室内，同时，给溅射室输入氮气(N2)，从镍-钒靶用氩气的磁控溅射形成镍-钒-氮合金膜226。溅射过程中溅射室内没有氧存在。按足以使淀积的膜226用氮饱和的速度给溅射室输入氮气(N2)。本发明的实施例中，给溅射室按15-30sccms的速度输入氮气(N2)。通过氮化镍-钒-合金膜，用氮气(N2)锁定钒，以防止它扩散到表面和防止它氧化，以免造成球限定冶金结构(BLM)222层的电组值增大，使其具有可靠性。
本发明第二实施例中，球限定冶金结构(BLM)222的上层226是镍-铌(Ni-Nb)合金膜。本发明实施例中，上层226是镍-铌(Ni-Nb)合金膜，有10原子百分数的铌(Nb)和剩余量的镍(Ni)。镍-铌(Ni-Nb)合金膜的厚度为1000-4000。用任何公知的方法，例如用溅射法从镍-铌(Ni-Nb)靶溅射，可以形成合适的镍-铌(Ni-Nb)合金膜。镍-铌(Ni-Nb)上层合金膜226有良好的可靠性。
球限定冶金结构(BLM)222是金属扩散阻挡层。根据为凸起和BLM选择的冶金方法类型，可以在粘接层224与上层226之间插入附加层。所用的中间层必须对粘接层224和上层226有良好的粘接性。
之后，在焊盘212上的球限定冶金结构(BLM)222形成凸起228。如图2d所示，通过形成有开口的光刻胶掩膜230，以曝光焊盘212上的球限定冶金结构(BLM)222，由此可以在球限定冶金结构(BLM)222上形成凸起228。如图2d所示，之后，焊料电镀到球限定冶金结构(BLM)222上。如图2d所示，焊料形成蘑菇形。焊料可以是铅-锡(Pb-Sn)焊料，或铅-铟(Pb-In)焊料。锡防止氧化，并增强球限定冶金结构(BLM)222。在上层226中用镍使球限定冶金结构(BLM)222能够镀铅。
之后，除去光刻胶掩膜230，经腐蚀除去没被焊料球228覆盖的球限定冶金结构(BLM)222的多余部分，如图2e所示。
之后在烘箱或炉子内加热衬底，使焊料回流进焊料凸起228中，如图2f所示。凸起228中的焊料熔点与根据它的相对浓度选择的材料类型相关。诸如按95Pb/5Sn重量比的高铅焊料的回流温度是300-360℃。而按诸如37Pb/63Sn重量比的低熔点焊料的回流温度是180-240℃。已回流的凸起228连接到外壳或电路板上的对应凸起。用锡(Sn)或诸如160℃的低熔点焊料构成外壳或电路板上的凸起，使在芯片的连接工艺中芯片上的凸起不会回流。
按本发明的输入/输出及其制造方法，可以在器件200的上表面上制造大量的输入/输出，例如600-7000个I/O。按本发明的输入/输出，每个凸起能承受的电流密度为200-300Ma，能耐受110-120℃的工作温度而不会对可靠性造成不利的影响。本发明的输入/输出可以制造需要大量I/O的半导体器件。
权利要求
1.一种用于器件的输入/输出，包括焊盘；所述焊盘上的球限定冶金结构具有包括镍-钒-氮的第一合金膜；和位于所述球限定冶金结构上的凸起。
2.如权利要求1所述的输入/输出，其中，所述的第一合金膜含相同原子百分数的氮和钒。
3.如权利要求1所述的输入/输出，其中，所述的第一合金膜包括防止钒氧化的足够量的氮。
4.如权利要求1所述的输入/输出，其中，所述的第一合金膜含有8个原子百分数的氮。
5.如权利要求1所述的输入/输出，其中，所述的第一合金膜的厚度在1000-4000之间。
6.如权利要求1所述的输入/输出，其中，所述球限定冶金结构还包括第二膜，所述第二膜包含钛并形成在所述第一膜与第二焊盘之间。
7.如权利要求1所述的输入/输出，其中，所述凸起是焊料凸起。
8.如权利要求1所述的输入/输出，其中，所述焊料凸起是铅-锡。
9.一种用于器件的输入/输出，包括焊盘；位于所述焊盘上的球限定冶金结构具有包括镍-铌合金的第一膜；和位于所述球限定冶金结构上的凸起。
10.如权利要求9所述的输入/输出，其中，所述镍-铌合金含10个原子百分数的铌。
11.如权利要求9所述的输入/输出，其中，所述第一膜的厚度在1000-4000之间。
12.如权利要求9所述的输入/输出，还包括含钛的第二膜，其中所述第二膜形成在所述第一膜与所述焊盘之间。
13.如权利要求9所述的输入/输出，其中，所述凸起是焊料凸起。
14.如权利要求13所述的输入/输出，其中，所述焊料凸起是铅-锡焊料凸起。
15.一种在器件上形成输入/输出的方法，包括在焊盘上的钝化层中形成开口；所述开口中的所述焊盘上和所述钝化层上形成球限定冶金结构，其中所述球限定冶金结构包括含有镍-钒-氮的第一合金膜；和在所述球限定冶金结构上形成凸起。
16.如权利要求15所述的方法，其中，通过磁控管溅射利用镍-钒靶在氮气环境中形成第一合金膜。
17.如权利要求16所述的方法，其中，在磁控管溅射室内形成第一合金膜，并且在由所述镍-钒靶溅射时将15-30sccm的氮气输入所述磁控管溅射室中。
18.如权利要求15所述的方法，其中，所述第一合金膜包含8个原子百分数的氮气。
19.如权利要求15所述的方法，其中，所述第一合金膜包含相同原子百分数的氮和钒。
20.一种形成用于器件的输入/输出的方法，包括在焊盘上的钝化层中形成开口；在所述开口中的所述焊盘上和所述钝化层上形成球限定冶金结构，其中所述球限定冶金结构包括含有镍-铌合金的第一合金膜；和在所述球限定冶金结构上形成凸起。
21.如权利要求20所述的方法，其中，所述第一合金膜包含10个原子百分数的铌。
22.如权利要求20所述的方法，其中，其中所述第一合金膜的厚度在1000-4000之间。
23.如权利要求20所述的方法，还包括这样的步骤在所述球限定冶金结构中形成第二膜，其中所述第二膜包含钛，并且在形成所述第一膜之前将所述第二膜形成在所述焊盘和所述钝化层上。
全文摘要
本发明涉及用于器件的输入/输出及其制造方法。本发明的输入/输出包括其上形成有球限定冶金结构的焊盘，和球限定冶金结构上形成的凸起。本发明的一个实施例中，球限定冶金结构包括含有镍－钒－氮的第一膜。本发明的第二实施例中，球限定冶金结构包括含有镍－铌合金的第一膜。
文档编号H01L23/485GK1446375SQ01811988
公开日2003年10月1日 申请日期2001年6月8日 优先权日2000年6月30日
发明者K·塞沙 申请人:英特尔公司