专利名称：绝缘体上外延硅(soi)沟槽光电二极管及其形成方法
技术领域：
本发明总体上涉及光电二极管，尤其涉及绝缘体上外延硅(SOI)沟槽光电二极管及这种光电二极管的形成方法。
经常在用于噪声抑制的集成的光电电路中使用光电二极管检测器。共同受让的Crow等人(下文称做“Crow”)的美国专利申请No.09/205,433公开了用做检测器的光电二极管结构，该检测器使用了在块硅中的深沟槽中生长的横向PIN二极管(即，轻度掺杂的(接近于本征的)区位于通常的二极管的p和n型区之间的pn结器件)。这种结构称做“体沟槽检测器(bulk trench detector)”。
如
图1(a)所示，Crow公开的体沟槽光电二极管检测器100由p型掺杂110a和n型掺杂110b交替的长、深沟槽结构110的阵列组成，由此形成了横向PIN二极管结构。如图1(b)所示，这意味着二极管的一个端子电连接到衬底220，例如在通常的模拟和混合信号处理中使用的是p端子(阳极)连接到p衬底。
然而，在Crow的光电二极管中，连接到衬底220的端子将暴露于衬底噪声和与之相关的低衬底阻抗(例如，图1(b)中的Rs表示到衬底的阻抗，通常几十欧姆)。因此，如果该光电二极管结构用做差分检测器200，如图1(b)所示，那么衬底噪声由连接到衬底220的二极管端子直接注入到前置放大器210内，该衬底节点的阻抗将与二极管230的另一端子的不同。因此在输入端产生不平衡阻抗。由此，该光电二极管可以用做单端检测器(single-ended detector)，但不能用做更优的差分检测器。
该光电二极管结构的另一不足之处在于它收集了沟槽深度以下(即，沟槽电极占据的空间下方)产生的光电子(即，载流子)，在那里，衰减的电场将载流子带到合适的器件端子的速度低于沟槽之间产生的载流子，导致了与仅从沟槽之间的区域收集载流子相比更低的带宽。
本发明旨在提供一种改进的光电二极管结构。
根据本发明的第一方案，提供一种用于光电检测的半导体器件，包括衬底；形成在所述衬底上的晶片，所述晶片具有硅层和绝缘层，绝缘层位于硅层和衬底之间；以及形成在所述晶片的所述硅层内的多个交替的p掺杂和n掺杂沟槽。
在本发明的第二方案中，提供一种半导体光电二极管，包括衬底；形成在衬底上的晶片，具有硅层和绝缘层；形成在硅层中的多个交替的p掺杂的沟槽和n掺杂的沟槽。该光电二极管具有用于850nm信号的优选约8到15微米厚的硅外延层(epilayer)，以及用于反射的厚度约为信号波长的1/4，或者说对于850nm的光约212nm厚的绝缘层。该光电二极管还具有相互交错并交替的一组p掺杂沟槽和一组n掺杂沟槽。这些沟槽和硅外延层一样深并由多晶硅填充。
在另一方案中，光电二极管具有形成在硅层中并环绕p掺杂和n掺杂的隔离沟槽。沟槽的底部界限为绝缘层的表面相交界(即，沟槽和硅外延层一样深)。此外，可以用p型或n型掺杂剂掺杂沟槽并用多晶硅或另一导电物质填充。沟槽将光电二极管与其它器件隔开，以便光电二极管可以有效地用做差分检测器。
在本发明的另一方案中，以上介绍的SOI光电二极管被结合到集成电路内作为差分检测器。
在本发明的另一方案中，所述隔离沟槽不掺杂，而以一种进一步隔离该光电二极管的氧化物填充。
在本发明的另一方案中，SOI晶片的绝缘层具有电介质反射叠层，以将穿透硅外延层的光反射回沟槽，由此增加了响应度。
在本发明的另一方案中，光电二极管相对于入射光束倾斜一个角度。这种倾斜增加了光进入光电二极管的光路长度，增加了响应度。
在本发明的另一方案中，通过将一棱镜盖放置在光电二极管的顶部，入射光折射到光电二极管内，也增加了光进入光电二极管的光路长度，增加了响应度。
在本发明的另一方案中，使用例如KOH腐蚀SOI晶片的硅外延层的表面，形成棱形或四面体结构，增加了光进入光电二极管的光路长度，增加了响应度。
在本发明的另一方案中，SOI晶片上的绝缘层制得比信号光的1/4波长厚，并用做板条形波导(slab waveguide)。光从器件的边缘耦合到绝缘层内，衍射光栅使光朝上进入有源光电二极管层内。
在本发明的另一方案中，提供没有隔离沟槽的光电二极管器件。这种特殊的结构不能用做差分检测器，但提供了高速单端检测器。
在本发明的又一方案中，提供一种形成几个实施例的SOI沟槽光电二极管的方法。
为了更好地理解本发明，借助例子参考附图进行介绍，其中图1(a)示出了常规体沟槽光电二极管的横向PIN二极管结构；图1(b)示出了常规光电二极管的符号化的等效电路；图2(a)示出了根据本发明的光电二极管的基底绝缘层结构；图2(b)示出了根据本发明一个实施例的光电二极管的符号化等效电路；图3示出了根据本发明一个实施例的光电二极管的周边沟槽隔离结构；图4示出了根据本发明一个实施例的具有棱镜盖的SOI沟槽光电二极管；图5示出了根据本发明一个实施例具有蚀刻的硅外延层的SOI沟槽光电二极管；图6示出了根据本发明一个实施例具有用于波导的厚绝缘层的SOI沟槽光电二极管；图7示出了形成本发明的SOI沟槽光电二极管的优选方法的流程图；以及图8示出了根据形成本发明的SOI沟槽光电二极管的优选方法形成的n型和p型沟槽。
现在参考附图，图2(a)示出了根据本发明的优选实施例的SOI沟槽光电二极管300。
通常，如图2(a)所示，根据本发明的优选实施例的沟槽光电二极管包括形成在硅衬底320上的SOI晶片310。晶片310包括优选约8微米厚的硅外延层330(这里，结合SOI晶片的顶面有源层将称做“外延层(epilayer)”)。外延层下面是优选约1/4信号光波长厚的绝缘层340(例如，对于850nm信号波长约212nm厚)。硅晶片310上的该绝缘层340例如可以是氧化硅、蓝宝石或其上可以结合或生长硅并且本领域中常用的其它任何绝缘材料。晶片的其它尺寸如厚度、长度和宽度等为半导体工业中的标准晶片尺寸。
SOI晶片310可以是结合晶片(bonded wafer)(即，通过退火将两个单独的硅晶片的氧化层结合在一起形成)或者注氧硅(SIMOX，Silicon-Implanted with Oxygen)晶片(即，通过将氧分子注入到绝缘层顶部上几千埃的硅内然后在顶部生长较厚的硅)而形成。
如图2(a)所示，可以在晶片310的硅外延层330中围绕检测器的周边形成隔离沟槽350。该隔离沟槽350的深度通常在3到12微米的范围内，优选约8微米深，该深度为深沟槽加工的标准深度，在850nm具有相当好的响应度，850nm为短波长光纤链路的标准波长。隔离沟槽350环绕并用于电隔离光电二极管300，其宽度仅需足以提供这种电隔离，通常0.1到0.5μm宽。
图2(b)示出了本发明的光电二极管的符号化等效电路，具体示出了由隔离沟槽350得到的器件与其它器件的电隔离。这种器件隔离使本发明的光电二极管用做光电电路400中的差分检测器。
隔离沟槽350形成得最好与硅外延层330一样深。换句话说，隔离沟槽的底部为绝缘层的顶部。这有助于确保由在光电二极管的相邻区域中形成的其它电子器件注入到外延层内的载流子不会到达灵敏的光电二极管器件。因此，该器件不易受到来自与光电二极管一起制造的其它电路的耦合噪声的影响。实际上，即使隔离沟槽不和外延层一样深，与标准的体沟槽检测器设计100相比，隔离也得到了改善。
此外，隔离沟槽350的表面为p型掺杂或n型掺杂，这取决于其上结合晶片的衬底是p型或是n型。例如，如果衬底为p型，那么隔离沟槽350的表面为n型，隔离沟槽350将连接到无噪声(quiet)Vdd以隔离光电二极管。相反，对于n型衬底，隔离沟槽350的表面为p掺杂，此时隔离沟槽350将连接到无噪声的地。
在图3所示的实施例中，晶片外延层330具有由隔离沟槽350环绕的一组p型沟槽520和n型沟槽530。如图所示，两组沟槽520，530交替并交错，形成具有PINIPIN掺杂的横向二极管，其中I是本征衬底掺杂。沟槽520，530优选形成得约8微米深和约1/2微米宽。在硅中对于850nm的光的1/e吸收深度达到约15微米。由此，对于8微米的沟槽深度，约40％接触光电二极管检测器的光将在沟槽下面产生载流子。
交替的沟槽520，530优选由多晶硅填充，然后淀积金属化层以接触沟槽顶部的多晶硅。这使得金属化层接触沟槽的整个长度，与现有的工艺最兼容。(注意，金属化层可以淀积到交替的沟槽520，530内以接触掺杂的半导体。虽然这会减小沟槽中掺杂的多晶硅具有的寄生串联电阻并增加了光电二极管的速度，但该工艺成本高，因此，在优选实施例中使用多晶硅。)此外，本发明人发现本发明的光电二极管可以形成得不具有隔离沟槽，从而不用做差分检测器，但作为高速单端检测器。
这种独特和不显而易见的设计得到不与体衬底320电隔离的光电二极管300，因此，不会将衬底噪声注入到电路内。此外，本发明的光电二极管不会收集沟槽520，530下面的载流子360，因此比常规的光电二极管快。
应该注意，在以上的变化实施例中，隔离沟槽350可以不掺杂而仍然比常规器件的隔离性好。此外，可以在未掺杂隔离沟槽350中生长氧化物，这会比掺杂沟槽更有效地隔离光电二极管300。
此外，使用旨在将光从简单的法线入射方向引导或偏转到更倾斜的角(优选在平行于沟槽电极的长轴方向)的几个备选方法中的任何一个，可以增加光电二极管300的响应度。这具有可以增加产生载流子的光路长度同时不需要显著更大电极面积。更大的电极面积会增加检测器电容，对电性能产生负面影响。
光电二极管300可相对于入射光束倾斜一定的角度。根据光被校准到的度数，光路长度增加1/(cosq)，其中q为倾斜角。在光电二极管的周边存在一些“边缘”效应在这些地方这种增加不是很有效，但对于大多数几何形状，这通常为整个面积的很小部分。
此外，图4所示的棱镜盖610可以固定到完成的光电二极管300的顶部。该盖折射法线入射的光620(根据斯涅尔折射定律)，产生进入光电二极管300的倾斜的光路630。
此外，本发明的光电二极管可以不使用棱镜盖610，而蚀刻(通过使用例如氢氧化钾)SOI晶片310的硅外延层330，形成图5所示的棱形710或四面体720结构。与以上提到的棱镜盖610类似，这种蚀刻产生倾斜的光路630，增加了响应度。然而，这种结构的缺点是，对于随后的处理来说具有非平面化的表面，需要额外注意保持表面钝化和连接到掺杂的沟槽的金属线的完整性。
在所有这些结构中，绝缘层340可以增强为背面反射器。这样得到了以反射层顶部和底部为界的光产生区，分别作为布拉格反射器或总的内反射。因此，光电二极管300的量子效率显著增加而不增加电极电容。
此外，如图6所示，SOI晶片310可以包括较厚的绝缘层340和衍射光栅830。具体地，绝缘层340可以形成得足够厚(约10微米)以接收来自对接(butt-coupled)纤维805的芯的光，或者来自光学透镜系统的光以将光聚焦到厚绝缘层340内，从而使用绝缘层340作为波导引导光。可以通过离子注入或其它方法在绝缘层340中形成衍射光栅830。衍射光栅830衍射波导中的光向上到达光检测器300。这种特别的结构可以容易地用在与硅电路集成在一起的光电检测器阵列中。
图7示出了用于形成本发明光电二极管300的优选方法900的流程图。方法包括在衬底上形成SOI晶片。此外，使用常规的蚀刻方法将隔离沟槽腐蚀到表面内并环绕SOI晶片的周边920。
然后在SOI晶片中蚀刻出p型沟槽930，如图8(a)所示。沟槽优选形成得约8微米深，宽度尽量窄并与蚀刻技术兼容，通常0.5微米宽。
如图8(b)所示，然后用p型多晶硅填充沟槽940。作为替代方案，沟槽的壁可以通过离子注入掺杂为p型，或者在沟槽中扩散淀积的p型材料，然后用作为光电二极管的一个电极的导电材料填充p型沟槽945。
通过抛光使晶片的表面950平面化。
如图8(c)所示，在步骤960到980中，重复步骤930到950，将n型材料淀积到其它沟槽内以形成n型沟槽。
然后将金属化层结合到沟槽顶部的多晶硅或其它导电材料990。
此外，可以在同一步骤中蚀刻p型和n型沟槽，用光致抗蚀剂来阻挡交替的沟槽。此时，和步骤940到950中一样用p型材料处理开口的沟槽。然后除去光致抗蚀剂，用第二光致抗蚀剂涂覆覆盖已处理的沟槽。然后和步骤970到980中一样，n型材料淀积在交替的沟槽的空着的一组中。除去光致抗蚀剂，并且，如果需要，在抛光晶片之后，将金属化层结合到沟槽顶部的多晶硅或其它导电材料上。在该工艺期间，如上所述，取决于衬底为p-衬底还是n+衬底，用n型材料或p型材料掺杂隔离沟槽350。
或者，隔离沟槽350可以不掺杂并且空着，或者可以在隔离沟槽350的壁上形成薄热氧化物(thermal oxide)层。任何一个以上措施都可以使光电二极管300与环绕的外延层中的电路充分隔离。
本发明的独特和不显而易见的结构特征将本发明的光电二极管与体衬底电隔离，因此，防止了光电二极管接收由电路的其它部分注入的衬底噪声。此外，这些结构特征防止了本发明的光电二极管收集沟槽下面的载流子，由此使它比常规的光电二极管更快。另外，如上所示，如果适当地设计绝缘层厚度，使之作为感兴趣波长的反射器，和/或如果改变二极管的表面以使法线入射的光改变方向到更倾斜的角度，那么二极管的响应度将进一步增加，同时不会增加器件的电容。
虽然用优选实施例介绍了本发明，但本领域中的技术人员应该理解可以在权利要求书的范围内对本发明加以修改。
权利要求
1.一种用于光电检测的半导体器件，包括衬底；形成在所述衬底上的晶片，所述晶片具有硅层和绝缘层，绝缘层位于硅层和衬底之间；以及形成在所述晶片的所述硅层内的多个p掺杂和n掺杂交替的沟槽。
2.根据权利要求1的半导体器件，其中，通过形成在所述沟槽中的各p掺杂和n掺杂多晶硅层分别形成p掺杂沟槽和n掺杂沟槽，在所述多晶硅层上形成金属化层。
3.根据权利要求2的半导体器件，其中所述多晶硅层填充相应的沟槽。
4.根据权利要求1的半导体器件，其中，通过对沟槽的硅层壁分别进行p和n掺杂，形成所述的p掺杂沟槽和n掺杂沟槽，在所述沟槽的壁表面上形成金属化或导电材料层，或者用金属化或其它导电材料填充所述沟槽。
5.根据以上任何一个权利要求的半导体器件，其中所述衬底包括硅。
6.根据以上任何一个权利要求的半导体器件，其中所述硅层的厚度基本上为8微米。
7.根据以上任何一个权利要求的半导体器件，其中在环绕所述多个交替的p掺杂沟槽和n掺杂沟槽的所述硅层内形成隔离沟槽，以隔离所述p掺杂和n掺杂沟槽。
8.根据权利要求7的半导体器件，还包括在所述隔离沟槽的表面上生长的氧化硅层。
9.根据权利要求7或8的半导体器件，其中，所述衬底包括n型衬底，并且，其中，所述隔离沟槽包括p掺杂沟槽，并耦接为接收预定的电压。
10.根据以上任何一个权利要求的半导体器件，其中，在工作中，所述半导体器件关于垂直于所述p掺杂沟槽和所述n掺杂沟槽的长轴的轴线倾斜预定角度，从而激光束以比法线入射更倾斜的角度入射到所述半导体内。
11.根据以上任何一个权利要求的半导体器件，还包括覆盖所述硅层用于折射入射光束的棱镜盖。
12.根据权利要求1到10中任何一个的半导体器件，其中在用于折射入射光束的所述硅层的表面上各向异性地蚀刻棱形或四面体结构。
13.根据以上任何一个权利要求的半导体器件，还包括在所述绝缘层的表面中或表面上形成电介质叠层，用于将光选择性地反射回所述p掺杂和n掺杂交替的沟槽区，并设计为反射信号波长的未吸收光。
14.根据权利要求1到10中任何一个的半导体器件，还包括适当厚的绝缘层，用做光波导；以及形成在所述绝缘层中的衍射光栅，以将信号波长的光衍射到半导体器件内。
15.根据权利要求7或从属于权利要求7的权利要求8到14中任何一个的半导体器件，其中所述绝缘沟槽的深度对应于所述硅层的厚度。
16.一种用于光检测的半导体器件的形成方法，包括以下步骤在衬底上形成具有硅层和绝缘层的晶片，绝缘层位于硅层和衬底之间；以及在所述晶片的所述硅层中形成多个交替的p掺杂和n掺杂沟槽。
17.一种根据权利要求16的方法，其中，通过在所述沟槽中分别形成p和n掺杂多晶硅而形成p掺杂沟槽和n掺杂沟槽，在所述多晶硅层上形成金属化层。
18.根据权利要求17的方法，其中形成所述多晶硅层以填充其相应沟槽。
19.根据权利要求17的方法，其中通过对沟槽的硅层壁分别进行p和n掺杂而形成所述的p掺杂和n掺杂沟槽，在所述沟槽的壁表面上形成金属化或导电材料层，或者用金属化或其它导电材料填充所述沟槽。
20.一种用于光电检测的半导体器件的形成方法，包括在衬底上形成具有硅层和绝缘层的晶片；在所述硅层中形成第一组沟槽和第二组沟槽；交替地将第一杂质离子注入到所述第一组沟槽内，第二杂质离子注入到所述第二组沟槽内；用多晶硅和导电材料填充所述第一组沟槽和所述第二组沟槽；以及将金属化层结合到第一组沟槽和所述第二组沟槽中的所述多晶硅上。
21.根据权利要求20的方法，还包括在所述硅层中形成隔离沟槽，其中，所述注入期间，所述第一杂质离子或所述第二杂质离子注入到所述隔离沟槽中。
22.一种用于光电检测的半导体器件，包括衬底；形成在所述衬底上的晶片，所述晶片具有硅层和绝缘层；形成在所述晶片的所述硅层内的多个交替的p掺杂和n掺杂沟槽；以及形成在所述交替的p掺杂和n掺杂沟槽内的多晶硅层，用于连接到金属化层。
23.根据权利要求22的半导体器件，还包括形成在所述晶片的所述硅层内、环绕所述交替的p掺杂沟槽和n掺杂沟槽的p掺杂或n掺杂隔离沟槽。
全文摘要
半导体器件(以及形成器件的方法)包括形成在衬底表面上的绝缘体上外延硅(SOI)晶片。晶片表面中的隔离沟槽环绕交替的p型沟槽和n型沟槽，并电隔离器件与衬底，由此使器件有效地用做光电电路中的差分检测器。
文档编号H01L31/0236GK1537333SQ01816745
公开日2004年10月13日 申请日期2001年9月28日 优先权日2000年10月3日
发明者扬·H·夸克, 扬 H 夸克, 丹·默伊, 伊, 里特, 马克·里特, 罗杰斯, 丹尼斯·罗杰斯, J 维尔瑟, 杰弗里·J·维尔瑟 申请人:国际商业机器公司