专利名称：低导通电阻及断路漏电的逆熔丝的制作方法
技术领域：
本发明涉及集成电路制造技术，尤其是一种具有低导通电阻(on-stateresistance)及低断路漏电(off-state leakage)的逆熔丝(anti-fuse)。
以熔丝为例，当PROM进行资料输入时，如使用较高电压将连接线上的程序化连结性元件烧毁，而产生断路(off-state)，即完成″1″的输入；反之，未经烧毁的熔丝，晶体管连接线路仍存在而形成导通状态(on-state)，即相当于存入″0″。此种利用高电压烧毁(blowing)熔丝的过程即为程序化(programming)，而且一旦程序化，熔丝将永久形成断路状态存在。经由程序化过程可使经程序化而形成断路状态的熔丝与未经程序化而形成通路状态的熔丝形成数字资料(digital bit)形式储存。
逆熔丝(anti-fuse)则是一种运作原理与上述熔丝(fuse)正好相反的元件。当高于一特定大小的程序化电流施加于逆熔丝上时，逆熔丝会呈现导通状态(on-state)而使电流流通，否则电流将无法流通而成为断路状态(off-state)。与熔丝相较，逆熔丝所需的程序化电流较小，而且需进行程序化的电路亦较少，此外更具有体积小适合高积集度制程等优点，故目前逆熔丝已广泛取代熔丝的应用。
典型的逆熔丝结构主要包括上下两电极以及包含在上下电极间的介电层，其中介电层可为单一种介电材料或由多种介电材料堆叠组合而成。习知多种不同形式的逆熔丝结构已揭露于专利文献中。根据使用的电极材料不同，逆熔丝结构主要可分为两类。第一类逆熔丝结构为使用硅材料做为上下电极的硅-硅逆熔丝(silicon-silicon antifuse)，如美国专利第4543594、6103555号专利等。第二类逆熔丝结构则为使用金属材料做为上下电极的金属-金属逆熔丝(metal-metal antifuse)，如美国专利第5196724、5793094、6150705号专利等。
请参考
图1，图1为第一类硅-硅逆熔丝11的结构示意图。如图1所示，一半导体晶片10包含有一硅基底12，一硅-硅逆熔丝11利用硅基底12上的导电区域作为下电极13。硅-硅逆熔丝11尚包含有一层间介电层14位于硅基底12上方，一接触洞16位于层间介电层14中并与下电极13表面相连。一由硅氧层18、氮硅层20、硅氧层22构成的ONO介电层24覆盖于接触洞16表面与层间介电层14上方，以及一多晶硅层26覆盖于ONO介电层24上方并填满接触洞16。
图中结构显示，此种硅-硅逆熔丝在未程序化的断路状态下呈现一类电容(capacitor-like structure)结构。由于此种逆熔丝利用硅基底的扩散区域作为下电极，介电层可利用高温氧化法或高温沉积形成，因而可得到品质较佳的介电层，当外部施予正常操作电压(约5伏特)时，逆熔丝的漏电流情形可得到良好控制。
然而，当外部对此逆熔丝结构11施以程序化电压(programmingvoltage)时(约18～30伏特)，高电流密度导致相当大的能量在小区域消散，因而使得介于下电极13与多晶硅层26间的ONO介电层24崩溃，最后形成一永久的硅化物连结层。此一程序化过程将驱动掺质原子由下电极13与多晶硅层26到达连结层上，因而连结层的电阻值将由掺质原子分布情形决定，其值约为300～500欧姆。而且，由于硅材料的电阻值较金属大，因此这种硅-硅逆熔丝在导通状态(on-state)下将具有较高的导通电阻。
请参考图2，图2为第二类金属-金属熔丝31的结构示意图。如图2所示，一半导体晶片30包含一硅基底32，一硅氧层覆盖于硅基底32上，用来作为绝缘层34。一金属-金属熔丝设于绝缘层34上，包含有一第一金属层36覆盖于绝缘层34上，用来作为逆熔丝的下电极，一层间介电层38覆盖在第一金属层36上方并形成一接触洞40与第一金属层36相接。一非晶硅或二氧化硅形成的介电层42，覆盖于介层窗40底部与侧壁以及层间介电层38表面，最后第二金属层44覆盖于介电层42上，作为逆熔丝之上电极。
图中结构显示，此种金属-金属逆熔丝31在未程序化的断路状态下为一类电容结构。由于此种逆熔丝利用金属材料作为下电极36，介电层42仅能利用小于400℃的低温沉积形成，因而此种逆熔丝的介电层的品质较差，当外部施予正常操作电压(约5伏特)时，逆熔丝将会产生严重的漏电流情形，进而影响程序化电压的控制以及造成MOS元件的储存时间延迟(storage time degradation)。而当外部施予程序化电压时，介于第一金属层36与第二金属层44间的介电层42被熔掉，最后形成一永久的薄金属连结层，如W、Ti、TiW等金属。其电阻约在500m欧姆左右，故远较硅-硅逆熔丝结构的导通电阻为小。故此种逆熔丝在程序化后的导通状态有较佳的导通电阻。
综上所述，硅-硅逆熔丝在断路状态下有较低的断路漏电流，但经程序化导通后具有较高的导通电阻，金属-金属逆熔丝虽具有较高的断路漏电流，但在导通时具有较低的导通电阻，因而习知两类逆熔丝均有其缺陷而无法良好应用于半导体制程中。
在本发明的实施例中，本发明提供一种具有低导通电阻以及低断路漏电的逆熔丝，设于一基底的绝缘层中。该逆熔丝包含有一设于该绝缘层中的硅导电层，并约略突出于该绝缘层表面，一设于该硅导电层顶面的介电层，以及一设于该绝缘层表面并覆盖于该介电层上的金属导电层。
由于本发明利用硅材料作为下电极，所以可高温处理而于硅材料表面形成一品质较佳的介电层，以避免如金属-金属逆熔丝的介电层漏电流大的问题。此外，本发明利用金属材料作为上电极，因此可有效避免硅-硅逆熔丝具有高电阻值的问题。
图示的符号说明10、30、50半导体晶片11、31、51逆熔丝结构12、32、52硅基底13扩散区域14、38、62层间介电层16、40、64接触洞18、22、57、59硅氧层20、58氮硅层
24、60ONO介电层26多晶硅层34、54绝缘层 36第一金属层42介电层 44第二金属层56硅导电层 66金属导电层请参阅图7到图11，图7到图11为图3逆熔丝的制程示意图。如图7所示，一半导体晶片50包含有一硅基底52，一由二氧化硅或其他绝缘材料构成的绝缘层54设于硅基底52之上。其中，本发明的硅基底52亦可使用一硅覆绝缘的结构。
接着如图8所示，利用化学气相沉积形成一5000～15000埃的硅导电层56于绝缘层54之中，用来作为本发明的逆熔丝的下电极。其中，本发明的硅导电层56的材料可为掺杂多晶硅层、掺杂非晶硅层或是硅化金属层。此外，本发明亦可利用半球状颗粒(hemi-spherical grain，HSG)制程并植入磷、硼、砷等晶种，以于硅导电层56表面形成复数个半球状颗粒(hemi-spherical grain，HSG)结构，此种半球状颗粒结构可用来加强局部电场，以降低逆熔丝51的操作电压。
如图9所示，随后利用高温氧化与高温沉积制程，在硅导电层56表面形成一底氧化(bottom oxide)层57、一氮化硅层58、以及一上氧化(topoxide)层59所构成的ONO介电层60。首先，经自然氧化(native oxidation)所形成的10～50埃(angstrom，)的自然氧化层生成于硅导电层56表面，用来当作底氧化层57。随后进行一低压气相沉积(low pressure vapordeposition，LPCVD)制程，通入二氯硅甲烷(dichlorosilane，SiH2Cl2)以及氨气(ammonia，NH3)作为反应气体，在摄氏温度700到800度左右与低压下进行混合，以于底氧化层57表面沉积一厚度为45埃()的氮化硅层58。最后于摄氏约800度的高温含氧环境中对半导体晶片50进行约30分钟的高温，以修补氮化硅层58的结构，并同时于氮化硅层58表面形成一厚度为40～80埃()的含氧硅化物(silicon oxy-nitride)层，作为上氧化层59。其中，本发明并不限定使用ONO介电层，其他单一介电层或至少由两上、下相叠的介电材料所构成的复合式介电层，亦均可应用于本发明。
如图10所示，接着再利用化学气相沉积形成一2000～3000埃的硅氧层以覆盖于ONO介电层60上方，用来作为层间介电层62。随后并利用黄光暨蚀刻制程于层间介电层62中定义一接触洞64的位置，向下蚀刻至ONO介电层60表面。最后如图11所示，利用金属溅镀法于层间介电层62上方形成一5000～15000埃的如W、Ti、TiW等金属导电层66并填满接触洞64，用来作为本发明逆熔丝之上电极66，即完成本发明逆熔丝51的结构。
由于本发明使用硅材料作为下电极，故可在硅基底表面直接进行一高温处理(high temperature treatment)制程，如高温氧化或高温沉积制程，以形成一较致密且介电性质较佳的介电层，进而强化逆熔丝的介电层的品质，同时降低逆熔丝发生断路漏电(off-state leakage)的现象。
此外，由于本发明使用金属材料作为上电极，因此可于导通状态下降低导通电阻，故本发明的逆熔丝结构可同时兼具低断路漏电流以及低导通电阻值的优点。
相较于习知两种主要的逆熔丝结构，由于本发明利用硅材料作为下电极，所以可高温处理而于硅材料表面形成一品质较佳的介电层，以避免习知金属-金属逆熔丝的介电层漏电流大的问题。此外，本发明利用金属材料作为上电极，因此可有效避免习知硅-硅逆熔丝具有高电阻值的问题。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种低导通电阻及断路漏电的逆熔丝，该逆熔丝设于一基底的绝缘层上，其特征是该逆熔丝包含有一硅导电层，设于该绝缘层中并约略突出于该绝缘层表面；一介电层，设于该硅导电层顶面；以及一金属导电层，设于该绝缘层表面并覆盖于该介电层上。
2.如权利要求1所述的逆熔丝，其特征是该基底为一半导体晶片。
3.如权利要求1所述的逆熔丝，其特征是该基底为一硅覆绝缘基底。
4.如权利要求1所述的逆熔丝，其特征是该硅导电层由掺杂多晶硅所构成。
5.如权利要求1所述的逆熔丝，其特征是该硅导电层由掺杂非晶硅所构成。
6.如权利要求1所述的逆熔丝，其特征是该硅导电层包含有掺杂多晶硅、掺杂非晶硅或金属硅化物。
7.如权利要求1所述的逆熔丝，其特征是该硅导电层表面另包含有复数个半球状颗粒结构，用来加强局部电场，以降低该逆熔丝的操作电压。
8.如权利要求1所述的逆熔丝，其特征是该介电层为一复合式介电层，且该复合式介电层至少由两上、下相叠的介电材料所构成。
9.如权利要求8所述的逆熔丝，其特征是该介电层为一由一底氧化层、一氮化硅层、以及一上氧化层所构成的ONO层。
10.如权利要求1所述的逆熔丝，其特征是制作该介电层的方法至少包含有一高温处理制程，以强化该介电层的品质，进而降低该逆熔丝发生断路漏电的现象。
11.一种逆熔丝，其特征是该逆熔丝包含有一硅导电层；一介电层，设于该硅导电层表面；以及一金属导电层，覆盖于该介电层上。
12.如权利要求11所述的逆熔丝，其特征是该逆熔丝设于一半导体晶片表面的绝缘层中。
13.如权利要求11所述的逆熔丝，其特征是该逆熔丝设于一硅覆绝缘基底(SOI)的绝缘层中。
14.如权利要求11所述的逆熔丝，其特征是该硅导电层由掺杂多晶硅所构成。
15.如权利要求11所述的逆熔丝，其特征是该硅导电层由掺杂非晶硅所构成。
16.如权利要求11所述的逆熔丝，其特征是该硅导电层包含有掺杂多晶硅、掺杂非晶硅或金属硅化物。
17.如权利要求11所述的逆熔丝，其特征是该硅导电层表面另包含有复数个半球状颗粒(HSG)结构，用来加强局部电场，以降低该逆熔丝的操作电压。
18.如权利要求11所述的逆熔丝，其特征是该介电层由复数层上、下相叠的介电材料所构成。
19.如权利要求18所述的逆熔丝，其特征是该介电层为一ONO层。
20.如权利要求19所述的逆熔丝，其特征是制作该介电层的方法至少包含有一高温处理制程，以强化该介电层的品质，进而降低该逆熔丝发生断路漏电的现象。
全文摘要
本发明提供一种低导通电阻及断路漏电的逆熔丝，该逆熔丝设于一基底的绝缘层上，其包含有一硅导电层，设于该绝缘层中并约略突出于该绝缘层表面；一介电层，设于该硅导电层顶面；以及一金属导电层，设于该绝缘层表面并覆盖于该介电层上；由于本发明利用硅材料作为下电极，所以可高温处理而于硅材料表面形成一品质较佳的介电层，以避免如金属－金属逆熔丝的介电层漏电流大的问题。此外，本发明利用金属材料作为上电极，因此可有效避免硅－硅逆熔丝具有高电阻值的问题。
文档编号H01L23/525GK1411053SQ0214268
公开日2003年4月16日 申请日期2002年9月17日 优先权日2001年10月1日
发明者陈锦扬 申请人:联华电子股份有限公司