专利名称：可免除尖端漏电及电子跳脱的金属氧化物半导体制法及装置的制作方法
技术领域：
本发明有关一种可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法及其装置，尤指一种使基极两侧不致下凹的制法。
(2)背景技术目前对于晶体管之间的隔离方式，已由早期本地场区氧化(LOCOS)方法转变为浅沟槽绝缘制法(STI)，藉以提高绝缘效能，此STI制程是于晶体管的外围形成凹槽(shallow trench)及填入绝缘层而得，其制作程序如下一形成沟槽的步骤，参阅图8A、B、C所示，以晶体管通道宽度剖面观之，于该硅基底50上形成的硅氧化层51上方形成一氮化硅层52，而后再利用微影技术在该氮化硅层52上形成出基极图形，再藉由该氮化硅层52作为一光罩，并于其两侧向下各蚀刻形成沟槽53；一形成氧化层的步骤，参阅图8D、E、F所示，将该沟槽53以硅氧化层54填满，再以该氮化硅层52作为中止基准线(stop layer)，进行化学机械研磨(CMP)使该硅氧化层54与该氮化硅层53平齐，而后对该硅氧化层54向下蚀刻至下方基底50上端面为止，至此，即完成STI制程，其后的制程则为形成晶体管的方法；一形成基极的步骤，参阅图8G所示，在该硅基底50上相对主动区向上依序形成一基极介电层(Gate Oxide)55及一基极导电金属层56；一形成晶体管发射极、集电极的步骤，参阅图8H、I所示，其中图8I是为表示该栅通道长度的剖面图，依序进行N-/P-离子布植形成间隙壁57及N+/P+离子布植等步骤，以形成晶体管的集电极、发射极；上述形成场氧化层步骤中，由于应力及表面张力的关系，因此在蚀该硅氧化层54时，使得硅基底50与硅氧化层54交接位置形成下陷的凹槽541，故使得后续沉积于其上的导电金属层56的底部呈斜尖状，而容易发生尖端漏电及子跳脱等不良效应，并导致晶体管产能下降及衍生可靠度不佳等问题。
(3)发明内容为此，本发明的主要目的是提供一种STI氧化层的制程，可完全免除基极金属层产生尖端效应与衍生的漏电及可靠度不佳等问题，又由于制程中的基极为由氧化层形成而成，故于后续制程将无需重新形成，因此即可使后段制程可获得自动对正的效果，即于该基极形成时，无需再进行光学近似修正(OPC；Optical Proximate Correction)等复杂步骤，更有助于提升优良率及产能。
欲达上述目的所使用的主要技术手段是使上述制程步骤包括有一形成沟槽的步骤，于该硅基底的相对于主动区域形成一氮化硅层，并以氮化硅层为光罩，蚀刻外围的硅氧化层及硅基底以形成沟槽；一形成STI绝缘层及形成基极的步骤，将该沟槽以绝缘层填满，再向下蚀刻该氮化硅层，于已去除氮化硅的位置，再以基极金属层填满；一形成该汲、发射极的步骤，为对基极金属层外围的硅氧化层蚀刻形成通达基底的通道，并以离子布植至基底形成集电极、发射极区域；由上述流程可知，该制程中由于不蚀刻去除基极外围氧化层，故基极外围不致产生凹槽，即可免除尖端漏电及电子跳脱效应，在后续形成发射极、集电极时，只要于该绝缘层上形成其区域的窗口，即可利用离子布植形成发射极、集电极，这样，藉此不仅可准确对正基极图形以减低制程步骤，且可有效地提高该晶体管的可靠度与免除漏电问题。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
(4)
图1A、B、C是本发明的剖面图，其揭示沟槽的形成步骤。
图2A、B、C是本发明的剖面图，其揭示STI制法的绝缘层形成的步骤。
图3A、B是本发明的剖面图，其揭示晶体管基极的制作步骤。
图4是本发明的一上视图，其揭示第三图的上视图。
图5是本发明的一剖面图，其揭示该晶体管基极长度方向的剖面图。
图6是本发明的一剖面图，其揭示该晶体管进行浅掺杂(LDD)的基极长度方向剖面图。
图7是本发明的一剖面图，揭示该晶体管进行离子布植后的剖面图。
图8A、B、C、D、E、F、G、H、I是习知制作金属氧化物半导体的制法。
(5)具体实施方式
本发明是一种可有效避免尖端漏电及电子跳脱效应的制程，其中该施行该制程的步骤是包括有一形成氮化硅层12及硅氧化层11的步骤，请参阅图1A、B、C所示，概与习知制程相似，于硅基底10的硅氧化层11厚度约30埃上利用微影、蚀刻等制程，形成一氮化硅层12厚度约1000埃；一形成沟槽18的步骤，如图1C所示，利用上述氮化硅层12作为一光罩，对其外围的硅氧化层11及硅基底10向下蚀刻至一深度，即可在该基底10外围形成沟槽18；一形成STI绝缘层的步骤，请参阅图2A、B、C所示，首先将该沟槽18以绝缘层13如硅氧化层填满，再以该氮化硅层12作为中止基准层(stoplayer)(L1)，并进行化学机械研磨(CMP)，使该绝缘层13与该氮化硅层12平齐，而后再蚀刻去除该氮化硅层12，如此一来，即可在中央位置形成凹槽16；一形成基极的步骤，于该凹槽16内先形成一基极介电层14(如氧化硅)，如图3A所示，再于该基极介电层14上方填入一导电金属层15(如复晶硅；厚度约2000埃)；而后，以该外围的绝缘层13作为一中止基准层L2，利用化学机械研磨方法(CMP)，将该金属层15与绝缘层13磨回至平齐为止(如图3B)；一形成浅掺杂发射极、集电极区的步骤，请参阅图4，是为本发明的上视图，再配合图5的由基极长度方向的剖面图所示，在导电金属层15(基极)的两侧利用微影、蚀刻等步骤形成两通道19，再通过利用此等通道19向下作浅掺杂(LDD；Lightly Doped Drain)，而形成浅掺杂集电极、发射极区域(如图6所示)；
一发射极、集电极离子布植的步骤，于两通道19的侧边形成间隙壁191(通过沉积及回蚀刻)，再以N+/P+离子布植而成(如图7所示)；由上述制作流程可知，本发明的制法并无习用制程必须于形成基极前先将该氧化层蚀刻掉，故不致于在基底上相对于基极的介电层外围向下形成凹槽，而发生金属尖端效应等问题，故可完全免除尖端漏电或电子跳脱等效应；又本制程不仅可避免上述习用的问题外，更由于基极宽度是直接与形成绝缘层的沟槽对正，故亦可同时省略掉习知制程形成基极时所使用的光学近似修正(OPC；Optical Proximate Correction)的复杂步骤，由此可知，本发明不仅可改善习用制程所衍生问题，亦可简化制程步骤，达到提高产能及可靠度的优点。
权利要求
1.一种可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法，其特征在于，包括一形成沟槽的步骤，于该硅基底的相对于主动区域形成一氮化硅层，并以氮化硅层为光罩，蚀刻外围的硅氧化层及硅基底而形成沟槽；一形成浅沟槽绝缘绝缘层及形成基极的步骤，将该沟槽以绝缘层填满，再蚀刻去除该氮化硅层，于该已去除氮化硅的位置，以基极金属层填满；一形成该集电极、发射极的步骤，对基极金属层外围的硅氧化层蚀刻形成通达基底的通道，并以离子布植至基底形成集电极、发射极区域。
2.如权利要求1所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法，其特征在于，于绝缘层填满沟槽后，还包括一化学机械研磨的步骤，使该绝缘层磨回至与氮化硅层平齐。
3.如权利要求1所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法，其特征在于，该形成基极金属层的步骤中，还包括一化学机械研磨的步骤，使金属层在填满后，再磨回与绝缘层平齐。
4.如权利要求1所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法，其特征在于，该绝缘层可为一氧化硅。
5.如权利要求1或4所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法，其特征在于，该导电金属层是为一复晶硅。
6.一种可免除尖端漏电及电子跳脱效应的金属氧化物半导体装置，其特征在于，包括一基底；一绝缘层，是以沉积形成氮化硅、蚀刻基底外围、沉积绝缘层，而获得一超过基底上表面的绝缘层；一基极，是由去除氮化硅的步骤，并在原地沉积形成自动对准型式的基极金属；两通道，是贯穿覆盖在基底上方的绝缘层，并紧邻于晶体管基极外围，且形成于该绝缘层相对晶体管发射极、集电极上端面处；发射极、集电极区，为对应于该两通道的基底位置，通过离子布植方式形成。
7.如权利要求6所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体装置，其特征在于，该基底与基极的交接处是为平齐接触。
8.如权利要求6所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体装置，其特征在于，该绝缘层为一氧化硅。
9.如权利要求6或8所述的可免除尖端漏电及电子跳脱效应的金属氧化物半导体装置，其特征在于，该导电金属层是为一复晶硅。
全文摘要
本发明是一种可免除尖端漏电及电子跳脱效应的金属氧化物半导体制法及其装置，实行此一方法步骤是利用微影、蚀刻等步骤在硅基底相对主动区外围以浅沟槽绝缘(STI)制法形成晶体管的绝缘层，再于该绝缘层中央的封闭空间形成晶体管的基极；因该绝缘层是以STI制法形成，且不先将该绝缘层移除，故可使基极获得自动对准的效果，而后再于该绝缘层上形成相对于基底发射极、集电极区的窗口，以进行发射极、集电极的离子布植，藉此，利用前述制程不蚀刻去除外围绝缘层，故不会于基极两侧形成凹槽，进而完全免除尖端漏电(corner conduction)及电子跳脱(Electron injection)等不良效应。
文档编号H01L21/336GK1505119SQ0215265
公开日2004年6月16日 申请日期2002年11月28日 优先权日2002年11月28日
发明者张文岳 申请人:华邦电子股份有限公司